- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄360781 > ICS9214YGLF-T Rambus XDR Clock Generator PDF資料下載
參數(shù)資料
| 型號(hào)： | ICS9214YGLF-T |
| 英文描述： | Rambus XDR Clock Generator |
| 中文描述： | Rambus公司的XDR時(shí)鐘發(fā)生器 |
| 文件頁(yè)數(shù)： | 13/16頁(yè) |
| 文件大小： | 228K |
| 代理商： | ICS9214YGLF-T |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)當(dāng)前第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
13
Integrated
Circuit
Systems, Inc.
ICS9214
0809D—04/07/06
Figure 7. Cycle-to-cycle Duty Cycle Error
Figure 6. Short-term Jitter
Figure 5. Cycle-to-cycle Jitter
Power Sequencing
Supply voltages for the
ICS9214
must be applied before, or at the same time and external input and output signals.
Figure 8. Input frequency Modulation
t
CYCLE,i
t
J =
t
CYCLE,
-
t
CYCLE, i+1 over 10,000 consecutive cycles
t
CYCLE,i+1
ODCLK_T
ODCLK_C
t
4CYCLE, i
t
J =
t
4CYCLE, i
-
t
4CYCLE i+1 over 10,000 consecutive cycles
t
4CYCLE, i+1
ODCLK_T
ODCLK_C
Cycle (i)
Cycle (i+1)
t
PW+
(i)
t
CYCLE
(i)
t
PW+
(i+1)
t
CYCLE
(i+1)
t
DC,ERR
= t
PW+
(i) - t
PW+
(i+1) and t
PW-
(i) - t
PW-
(i+1)
t
PW-
(i)
t
PW-
(i+1)
ODCLK_T
ODCLK_C
f
NOM
(1-P
M,IN
)*f
NOM
0.5/f
M,IN
1/f
M,IN
t
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS9219 | Direct Rambus Clock Generator Lite |
| ICS9219YGLF-T | Direct Rambus Clock Generator Lite |
| ICS9248-171 | AMD - K7TM System Clock Chip |
| ICS9248YF-171-T | AMD - K7TM System Clock Chip |
| ICS9248YG-171-T | AMD - K7TM System Clock Chip |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS9219 | 制造商:ICS 制造商全稱(chēng):ICS 功能描述:Direct Rambus Clock Generator Lite |
| ICS9219YGLF-T | 制造商:ICS 制造商全稱(chēng):ICS 功能描述:Direct Rambus Clock Generator Lite |
| ICS9220 | 制造商:IDT 制造商全稱(chēng):Integrated Device Technology 功能描述:Programmable RambusTM XDRTM Clock Generator |
| ICS9220B | 制造商:IDT 制造商全稱(chēng):Integrated Device Technology 功能描述:Programmable RambusTM XDRTM Clock Generator |
| ICS9222-01 | 制造商:IDT 制造商全稱(chēng):Integrated Device Technology 功能描述:Dual Memory Clock Generator |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。