Table 45:" />
參數(shù)資料
型號： HW-V5-ML561-UNI-G-J
廠商： Xilinx Inc
文件頁數(shù)： 16/91頁
文件大?。?/td> 0K
描述： EVALUATION PLATFORM VIRTEX-5
產(chǎn)品變化通告： Development Systems Discontinuation 16/Jan/2012
標準包裝： 1
系列： Virtex®-5 LXT
類型： FPGA
適用于相關(guān)產(chǎn)品： XC5VLX50T-FFG1136
所含物品： 評估平臺，線纜，CD，小型閃存卡，DDR2 DIMM，- 不包括電源 -
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
23
Table 45: GTX_DUAL Tile User Clock Switching Characteristics(1)
Symbol
Description
Conditions
Device
Speed Grade
Units
-3
-2
-1
FTXOUT
TXOUTCLK maximum frequency
Internal 20-bit datapath
FXT
325
212.5
MHz
TXT
-
325
212.5
MHz
Internal 16-bit datapath
FXT
406.25
265.625
MHz
TXT
-
406.25
265.625
MHz
FRXREC
RXRECCLK maximum frequency
FXT
406.25
265.625
MHz
TXT
-
406.25
265.625
MHz
TRX
RXUSRCLK maximum frequency
FXT
406.25
265.625
MHz
TXT
-
406.25
265.625
MHz
TRX2
RXUSRCLK2 maximum frequency
1 byte interface
FXT
375
312.5
235.625
MHz
2 byte interface
406.25
390.625
265.625
MHz
4 byte interface
203.125
132.813
MHz
1 byte interface
TXT
-
312.5
235.625
MHz
2 byte interface
-
265.625
MHz
4 byte interface
-
203.125
132.813
MHz
TTX
TXUSRCLK maximum frequency
FXT
406.25
265.625
MHz
TXT
-
406.25
265.625
MHz
TTX2
TXUSRCLK2 maximum frequency
1 byte interface
FXT
375
312.5
235.625
MHz
2 byte interface
406.25
390.625
265.625
MHz
4 byte interface
203.125
132.813
MHz
1 byte interface
TXT
-
312.5
235.625
MHz
2 byte interface
-
265.625
MHz
4 byte interface
-
203.125
132.813
MHz
Notes:
1.
Clocking must be implemented as described in UG198: Virtex-5 FPGA RocketIO GTX Transceiver User Guide.
Table 46: GTX_DUAL Tile Transmitter Switching Characteristics
Symbol
Description
Condition
Min
Typ
Max
Units
FGTXTX
Serial data rate range
0.15
FGTXMAX
Gb/s
TRTX
TX Rise time
20%–80%
120
ps
TFTX
TX Fall time
80%–20%
120
ps
TLLSKEW
TX lane-to-lane skew(1)
350
ps
VTXOOBVDPP
Electrical idle amplitude
15
mV
TTXOOBTRANSITION
Electrical idle transition time
75
ns
TJ6.5
Total Jitter(2)
6.5 Gb/s
0.33
UI
DJ6.5
Deterministic Jitter(2)
0.17
UI
TJ5.0
Total Jitter(2)
5.0 Gb/s
0.33
UI
DJ5.0
Deterministic Jitter(2)
0.15
UI
TJ4.25
Total Jitter(2)
4.25 Gb/s
0.33
UI
DJ4.25
Deterministic Jitter(2)
0.14
UI
相關(guān)PDF資料
PDF描述
HW-V5-ML550-UNI-G-J EVALUATION PLATFORM VIRTEX-5
HW-V5-ML525-UNI-G-J EVAL PLATFORM ROCKET IO VIRTEX-5
STD21W-F WIRE & CABLE MARKERS
XE8000EV120 BOARD EVAL FOR SX8722I070TRLF
AD923011-200EBZ BOARD EVAL FOR AD9230 200MSPS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HW-V5-PCIE2-UNI-G 功能描述:KIT DEV PCIEXPRESS GTX VIRTEX5 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 通用嵌入式開發(fā)板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex® -5 產(chǎn)品培訓模塊:Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services 特色產(chǎn)品:Blackfin? BF50x Series Processors 標準包裝:1 系列:Blackfin® 類型:DSP 適用于相關(guān)產(chǎn)品:ADSP-BF548 所含物品:板，軟件，4x4 鍵盤，光學撥輪，QVGA 觸摸屏 LCD 和 40G 硬盤 配用:ADZS-BFBLUET-EZEXT-ND - EZ-EXTENDER DAUGHTERBOARDADZS-BFLLCD-EZEXT-ND - BOARD EXT LANDSCAP LCD INTERFACE 相關(guān)產(chǎn)品:ADSP-BF542BBCZ-4A-ND - IC DSP 16BIT 400MHZ 400CSBGAADSP-BF544MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542KBCZ-6A-ND - IC DSP 16BIT 600MHZ 400CSBGAADSP-BF547MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF548BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF547BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF544BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF542BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGA
HW-VID-KIT 功能描述:可編程邏輯 IC 開發(fā)工具 Lattice Video Interface Kit RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓:
HW-VL1 制造商:IDEC CORPORATION 功能描述:BARRIER
HW-VL2 制造商:IDEC Corporation 功能描述:COVER;HW FNGR SAFE CONTAC CVR 制造商:IDEC CORPORATION 功能描述:HW FNGR SAFE CONTAC CVR
HW-VL3 制造商:IDEC Corporation 功能描述: 制造商:IDEC Corporation 功能描述:Replacs TW-VL3 FNGR SAF
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*