參數(shù)資料
型號： CD40103BMS
廠商： Intersil Corporation
元件分類： 通用總線功能
英文描述： CMOS 8-Stage Presettable Synchronous Down Counters(CMOS 8級可預置同步減計數(shù)器)
中文描述： 的CMOS 8級可預置計數(shù)器同步跌的CMOS（8級可預置同步減計數(shù)器）
文件頁數(shù)： 4/13頁
文件大?。?/td> 166K
代理商： CD40103BMS
7-1297
Specifications CD40102BMS, CD40103BMS
Output Current (Source)
IOH10
VDD = 10V, VOUT = 9.5V
1, 2
+125
o
C
-55
o
C
+125
o
C
-55
o
C
-
-0.9
mA
-
-1.6
mA
Output Current (Source)
IOH15
VDD =15V, VOUT = 13.5V
1, 2
-
-2.4
mA
-
-4.2
mA
Input Voltage Low
VIL
VDD = 10V, VOH > 9V, VOL < 1V
1, 2
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
-
3
V
Input Voltage High
VIH
VDD = 10V, VOH > 9V, VOL < 1V
1, 2
7
-
V
Propagation Delay
Clock to Output
TPHL1
TPLH1
VDD = 10V
1, 2, 3
-
260
ns
VDD = 15V
1, 2, 3
-
190
ns
Propagation Delay
Carry In/Counter Enable
to Output
TPHL2
TPLH2
VDD = 10V
1, 2, 3
-
180
ns
VDD = 15V
1, 2, 3
-
130
ns
Propagation Delay
Asynchronous Preset En-
able to Output
TPHL3
TPLH3
VDD = 10V
1, 2, 3
+25
o
C
+25
o
C
-
600
ns
VDD = 15V
1, 2, 3
-
400
ns
Propagation Delay
Clear to Output
TPLH4
VDD = 10V
1, 2, 3
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
+25
o
C
-
360
ns
VDD = 15V
1, 2, 3
-
200
ns
Transition Time
TTHL1
TTLH1
VDD = 10V
1, 2, 3
-
100
ns
VDD = 15V
1, 2, 3
-
80
ns
Maximum Clock Input
Frequency
FCL
VDD = 10V
1, 2
1.8
-
MHz
VDD = 15V
1, 2
2.4
-
MHz
Minimum SPE Setup
Time
TSU
VDD = 5V
1, 2, 3
-
280
ns
VDD = 10V
1, 2, 3
-
140
ns
VDD = 15V
1, 2, 3
-
100
ns
Minimum CI/CE Setup
Time
TSU
VDD = 5V
1, 2, 3
-
500
ns
VDD = 10V
1, 2, 3
-
250
ns
VDD = 15V
1, 2, 3
-
150
ns
Minimum Clock Pulse
Width
TW
VDD = 5V
1, 2, 3
-
300
ns
VDD = 10V
1, 2, 3
-
180
ns
VDD = 15V
1, 2, 3
-
80
ns
Minimum APE Pulse
Width
TW
VDD = 5V
1, 2, 3
-
360
ns
VDD = 10V
1, 2, 3
-
160
ns
VDD = 15V
1, 2, 3
-
120
ns
Minimum JAM Setup
Time (Synchronous Pre-
setting)
TSU
VDD = 5V
1, 2, 3
-
200
ns
VDD = 10V
1, 2, 3
-
80
ns
VDD = 15V
1, 2, 3
-
60
ns
Minimum APE Removal
Time
TREM
VDD = 5V
1, 2, 3
-
220
ns
VDD = 10V
1, 2, 3
-
100
ns
VDD = 15V
1, 2, 3
-
70
ns
Minimum CLR Pulse
Width
TW
VDD = 5V
1, 2, 3
-
320
ns
VDD = 10V
1, 2, 3
-
160
ns
VDD = 15V
1, 2, 3
-
100
ns
TABLE 3. ELECTRICAL PERFORMANCE CHARACTERISTICS (Continued)
PARAMETER
SYMBOL
CONDITIONS
NOTES
TEMPERATURE
LIMITS
UNITS
MIN
MAX
相關PDF資料
PDF描述
CD40103BPWRE4 CMOS 8-STAGE PRESETTABLE SYNCHRONOUS DOWN COUNTERS
CD40103BPWR CMOS 8-STAGE PRESETTABLE SYNCHRONOUS DOWN COUNTERS
CD40104BMS CMOS 4-Bit Bidirectional Universal Shift Register(CMOS ４位雙向通用移位寄存器)
CD40194BMS CMOS 4-Bit Bidirectional Universal Shift Register
CD40105 CMOS FIFO Register
相關代理商/技術參數(shù)
參數(shù)描述
CD40103BNSR 功能描述:計數(shù)器 IC CMOS 8-St Preset 8B Binary Synch RoHS:否 制造商:NXP Semiconductors 計數(shù)器類型:Binary Counters 邏輯系列:74LV 位數(shù):10 計數(shù)法: 計數(shù)順序: 工作電源電壓:1 V to 5.5 V 工作溫度范圍:- 40 C to + 125 C 封裝 / 箱體:SOT-109 封裝:Reel
CD40103BNSRE4 功能描述:計數(shù)器 IC CMOS 8-St Preset 8B Binary Synch RoHS:否 制造商:NXP Semiconductors 計數(shù)器類型:Binary Counters 邏輯系列:74LV 位數(shù):10 計數(shù)法: 計數(shù)順序: 工作電源電壓:1 V to 5.5 V 工作溫度范圍:- 40 C to + 125 C 封裝 / 箱體:SOT-109 封裝:Reel
CD40103BNSRG4 功能描述:計數(shù)器 IC CMOS 8-St Preset 8B Binary Synch RoHS:否 制造商:NXP Semiconductors 計數(shù)器類型:Binary Counters 邏輯系列:74LV 位數(shù):10 計數(shù)法: 計數(shù)順序: 工作電源電壓:1 V to 5.5 V 工作溫度范圍:- 40 C to + 125 C 封裝 / 箱體:SOT-109 封裝:Reel
CD40103BPW 功能描述:計數(shù)器 IC CMOS 8-St Preset 8B Binary Synch RoHS:否 制造商:NXP Semiconductors 計數(shù)器類型:Binary Counters 邏輯系列:74LV 位數(shù):10 計數(shù)法: 計數(shù)順序: 工作電源電壓:1 V to 5.5 V 工作溫度范圍:- 40 C to + 125 C 封裝 / 箱體:SOT-109 封裝:Reel
CD40103BPWE4 功能描述:計數(shù)器 IC CMOS 8-St Preset 8B Binary Synch RoHS:否 制造商:NXP Semiconductors 計數(shù)器類型:Binary Counters 邏輯系列:74LV 位數(shù):10 計數(shù)法: 計數(shù)順序: 工作電源電壓:1 V to 5.5 V 工作溫度范圍:- 40 C to + 125 C 封裝 / 箱體:SOT-109 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*