久久久久欧洲精品无码猫咪Av,亚洲AV无码一区二区三区在线观看,日韩一区二区三区在线视频观看

您好，
買賣IC網歡迎您。
請登錄
免費注冊

您現在的位置：買賣IC網 > PDF目錄385228 > C8051F006 (Cygnal Technologies) 25 MIPS,32k Flash,2.25k Ram,12bit ADC,48 Pin MCU(25 MIPS,32k 閃速存儲器,2.25k Ram,12位 ADC,48 腳 MCU) PDF資料下載

參數資料

型號：	C8051F006
廠商：	Cygnal Technologies
英文描述：	25 MIPS,32k Flash,2.25k Ram,12bit ADC,48 Pin MCU(25 MIPS,32k 閃速存儲器,2.25k Ram,12位 ADC,48 腳 MCU)
中文描述：	25 MIPS的，32K閃存，2.25k羊，12位ADC，48引腳微控制器（25 MIPS的，32K的閃速存儲器，2.25k羊，12位ADC和48腳微控制器）
文件頁數：	158/170頁
文件大小：	1294K
代理商：	C8051F006

第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁當前第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁

Page 158

CYGNAL Integrated Products, Inc.

2001

4.2001; Rev. 1.3

C8051F000/1/2/5/6/7

C8051F010/1/2/5/6/7

PRELIMINARY

20.3.

The system device may implement one or more Programmable Counter Arrays. Following are detailed descriptions

of the special function registers related to the operation of the PCA. The CIP-51 System Controller section of the

datasheet provides additional information on the SFRs and their use.

Figure 20.8. PCA0CN: PCA Control Register

R/W

Bit7

R/W

Bit6

R/W

Bit5

R/W

CCF4

Bit4

R/W

CCF3

Bit3

R/W

CCF2

Bit2

R/W

CCF1

Bit1

R/W

CCF0

Bit0

Reset Value

00000000

SFR Address:

0xD8

Bit7:

CF: PCA Counter/Timer Overflow Flag.

Set by hardware when the PCA Counter/Timer overflows from 0xFFFF to 0x0000. When

the Counter/Timer Overflow (CF) interrupt is enabled, setting this bit causes the CPU to

vector to the CF interrupt service routine. This bit is not automatically cleared by hardware

and must be cleared by software.

Bit6:

CR: PCA Counter/Timer Run Control.

This bit enables/disables the PCA Counter/Timer.

0: PCA Counter/Timer disabled.

1: PCA Counter/Timer enabled.

Bit5:

Bit4:

UNUSED. Read = 0, Write = don’t care.

CCF4: PCA Module 4 Capture/Compare Flag.

This bit is set by hardware when a match or capture occurs. When the CCF interrupt is

enabled, setting this bit causes the CPU to vector to the CCF interrupt service routine. This