- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1989 > ADN2811ACPZ-CML (Analog Devices Inc)IC CLK/DATA REC W/AMP 48-LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADN2811ACPZ-CML |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 14/20頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK/DATA REC W/AMP 48-LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | SONET/SDH，STM |
| 輸入： | CML |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.66GHz |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)
ADN2811
Rev. B | Page 3 of 20
SPECIFICATIONS
Table 1. TA = TMIN to TMAX, VCC = VMIN to VMAX, VEE = 0 V, CF = 4.7 F, SLICEP = SLICEN = VCC, unless otherwise noted
Parameter
Conditions
Min
Typ
Max
Unit
QUANTIZER—DC CHARACTERISTICS
Input Voltage Range
@ PIN or NIN, DC-Coupled
0
1.2
V
Peak-to-Peak Differential Input
2.4
V
Input Common-Mode Level
DC-Coupled. (See Figure 24)
0.4
V
Differential Input Sensitivity
PIN–NIN, AC-Coupled1, BER = 1 × 1010
4
10
mV p-p
Input Overdrive
2
5
mV p-p
Input Offset
500
V
Input rms Noise
BER = 1 × 1010
244
V rms
QUANTIZER—AC CHARACTERISTICS
Upper –3 dB Bandwidth
1.9
GHz
Small Signal Gain
Differential
54
dB
S11
@ 2.5 GHz
15
dB
Input Resistance
Differential
100
Input Capacitance
0.65
pF
Pulse Width Distortion2
10
ps
QUANTIZER SLICE ADJUSTMENT
Gain
SliceP–SliceN = ±0.5 V
0.115
0.200
0.300
V/V
Control Voltage Range
SliceP–SliceN
0.8
+0.8
V
@ SliceP or SliceN
1.3
VCC
V
Slice Threshold Offset
±1.0
mV
LEVEL SIGNAL DETECT (SDOUT)
Level Detect Range (See Figure 4)
RTHRESH = 2 k
9.4
13.3
18.0
mV
RTHRESH = 20 k
2.5
5.3
7.6
mV
RTHRESH = 90 k
0.7
3.0
5.2
mV
Response Time, DC-Coupled
0.1
0.3
5
s
Hysteresis (Electrical), PRBS 223
RTHRESH = 2 k
5.6
6.6
7.8
dB
RTHRESH = 20 k
3.9
6.1
8.5
dB
RTHRESH = 90 k
3.2
6.7
9.9
dB
LOSS OF LOCK DETECT (LOL)
LOL Response Time
From fVCO error > 1000 ppm
60
s
POWER SUPPLY VOLTAGE
3.0
3.3
3.6
V
POWER SUPPLY CURRENT
150
164
215
mA
PHASE-LOCKED LOOP CHARACTERISTICS
PIN–NIN = 10 mV p-p
Jitter Transfer BW
OC-48
590
880
kHz
Jitter Peaking
OC-48
0.025
dB
Jitter Generation
OC-48, 12 kHz–20 MHz
0.0033
UI rms
0.05
0.09
UI p-p
Jitter Tolerance
OC-48 (See Figure 11)
600 Hz
923
UI p-p
6 kHz
203
UI p-p
100 kHz
5.5
UI p-p
1 MHz
1.03
UI p-p
CML OUTPUTS (CLKOUTP/N, DATAOUTP/N)
Single-Ended Output Swing
300
455
600
mV
Differential Output Swing
600
910
1200
mV
Output High Voltage
VOH
VCC
V
Output Low Voltage
VOL
VCC 0.6
VCC 0.3
V
Rise Time
20% to 80%
84
150
ps
Fall time
80% to 20%
84
150
ps
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADN2812ACPZ-RL7 | IC CLOCK/DATA RECOVERY 32LFCSP |
| ADN2813ACPZ-500RL7 | IC CLK/DATA REC 1.25GBPS 32LFCSP |
| ADN2814ACPZ-500RL7 | IC CLK/DATA REC 675MBPS 32-LFCSP |
| ADN2815ACPZ | IC CLK/DATA REC 1.25GBPS 32LFCSP |
| ADN2816ACPZ-500RL7 | IC CLK/DATA REC 675MBPS 32-LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADN2811ACPZ-CML-RL | 功能描述:IC CLK DATA REC SDH 2.66GHZ 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):上次購(gòu)買時(shí)間 PLL:是 主要用途:SONET/SDH，STM 輸入:CML 輸出:CML 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:是/是 頻率 - 最大值:2.66GHz 電壓 - 電源:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商器件封裝:48-LFCSP（7x7） 標(biāo)準(zhǔn)包裝:1 |
| ADN2812 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Continuous Rate 12.3 Mb/s to 2.7 Gb/s Clock and Data Recovery IC with Integrated Limiting Amp |
| ADN2812ACP | 制造商:Analog Devices 功能描述:IC CLOCK/DATA RECOVERY |
| ADN2812ACP-RL | 制造商:Analog Devices 功能描述:Clock and Data Recovery 32-Pin LFCSP EP T/R |
| ADN2812ACP-RL7 | 制造商:Analog Devices 功能描述:Clock and Data Recovery 32-Pin LFCSP EP T/R |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。