All timing specifications are given for the default (I
參數(shù)資料
型號(hào)： ADAU1702JSTZ
廠商： Analog Devices Inc
文件頁數(shù)： 50/52頁
文件大?。?/td> 0K
描述： IC AUDIO PROC 2ADC/4DAC 48-LQFP
標(biāo)準(zhǔn)包裝： 1
系列： SigmaDSP®
類型： 音頻處理器
應(yīng)用： 車載，監(jiān)視器，MP3
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應(yīng)商設(shè)備封裝： 48-LQFP（7x7）
包裝： 托盤
產(chǎn)品目錄頁面： 776 (CN2011-ZH PDF)
ADAU1702
Rev. C | Page 7 of 52
DIGITAL TIMING SPECIFICATIONS
All timing specifications are given for the default (I2S) states of the serial input port and the serial output port (see Table 64).
Table 6. Digital Timing
Limit
Parameter
tMIN
tMAX
Unit
Description
MASTER CLOCK
tMP
36
244
ns
MCLKI period, 512 × fS mode
tMP
48
366
ns
MCLKI period, 384 × fS mode
tMP
73
488
ns
MCLKI period, 256 × fS mode
tMP
291
1953
ns
MCLKI period, 64 × fS mode
SERIAL PORT
tBIL
40
ns
INPUT_BCLK (Pin 9) low pulse width
tBIH
40
ns
INPUT_BCLK (Pin 9) high pulse width
tLIS
10
ns
INPUT_LRCLK (Pin 8) setup; time to INPUT_BCLK rising
tLIH
10
ns
INPUT_LRCLK (Pin 8) hold; time from INPUT_BCLK rising
tSIS
10
ns
SDATA_INx (Pin 10, Pin 11, Pin 28, or Pin 29) setup; time to
INPUT_BCLK (Pin 9) rising
tSIH
10
ns
SDATA_INx (Pin 10, Pin 11, Pin 28, or Pin 29) hold; time from
INPUT_BCLK (Pin 9) rising
tLOS
10
ns
OUTPUT_LRCLK (Pin 16) setup in slave mode
tLOH
10
ns
OUTPUT_LRCLK (Pin 16) hold in slave mode
tTS
5
ns
OUTPUT_BCLK (Pin 19) falling to OUTPUT_LRCLK (Pin 16) timing skew
tSODS
40
ns
SDATA_OUTx (Pin 14, Pin 15, Pin 26, or Pin 27) delay in slave mode; time
from OUTPUT_BCLK (Pin 19) falling
tSODM
40
ns
SDATA_OUTx (Pin 14, Pin 15, Pin 26, or Pin 27) delay in master mode;
time from OUTPUT_BCLK (Pin 19) falling
SPI PORT
fCCLK
6.25
MHz
CCLK (Pin 23) frequency
tCCPL
80
ns
CCLK (Pin 23) pulse width low
tCCPH
80
ns
CCLK (Pin 23) pulse width high
tCLS
0
ns
CLATCH (Pin 21) setup; time to CCLK (Pin 23) rising
tCLH
100
ns
CLATCH (Pin 21) hold; time from CCLK (Pin 23) rising
tCLPH
80
ns
CLATCH (Pin 21) pulse width high
tCDS
0
ns
CDATA (Pin 20) setup; time to CCLK (Pin 23) rising
tCDH
80
ns
CDATA (Pin 20) hold; time from CCLK (Pin 23) rising
tCOD
101
ns
COUT (Pin 22) delay; time from CCLK (Pin 23) falling
I2C PORT
fSCL
400
kHz
SCL (Pin 23) frequency
tSCLH
0.6
μs
SCL (Pin 23) high
tSCLL
1.3
μs
SCL (Pin 23) low
tSCS
0.6
μs
Setup time, relevant for repeated start condition
tSCH
0.6
μs
Hold time; after this period, the first clock is generated
tDS
100
ns
Data setup time
tSCR
300
ns
SCL (Pin 23) rise time
tSCF
300
ns
SCL (Pin 23) fall time
tSDR
300
ns
SDA (Pin 22) rise time
tSDF
300
ns
SDA (Pin 22) fall time
tBFT
0.6
Bus-free time; time between stop and start
MULTIPURPOSE PINS AND RESET
tGRT
50
ns
GPIO (MPx pins) rise time
tGFT
50
ns
GPIO (MPx pins) fall time
tGIL
1.5 × 1/fS
μs
GPIO (MPx pins) input latency; time until high/low value is read by core
tRLPW
20
ns
RESET low pulse width
相關(guān)PDF資料
PDF描述
CS8406-CSZ IC XMITTER DGTL 192KHZ 28SOIC
14281-18PG-3ES CONN RCPT 18POS PNL MNT PIN
AD7708BRU IC ADC 16BIT R-R 8/10CH 28-TSSOP
MS3106F20-29PW CONN PLUG 17POS STRAIGHT W/PINS
MS3106F20-29P CONN PLUG 17POS STRAIGHT W/PINS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADAU1702JSTZ-RL 功能描述:IC AUDIO PROC 2ADC/4DAC 48-LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關(guān)文件:STA321 View All Specifications 標(biāo)準(zhǔn)包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應(yīng)用:數(shù)字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應(yīng)商設(shè)備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6
ADAU1761 制造商:AD 制造商全稱:Analog Devices 功能描述:SigmaDSP Stereo, Low Power, 96 kHz, 24-Bit Audio Codec with Integrated PLL
ADAU1761BCPZ 功能描述:IC SIGMADSP CODEC PLL 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:PCM 數(shù)據(jù)接口:PCM 音頻接口 分辨率（位）:15 b ADC / DAC 數(shù)量:1 / 1 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):- 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):- 電壓 - 電源，模擬:2.7 V ~ 3.3 V 電壓 - 電源，數(shù)字:2.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:80-VFBGA 供應(yīng)商設(shè)備封裝:80-BGA MICROSTAR JUNIOR（5x5） 包裝:帶卷 (TR) 其它名稱:296-21257-2
ADAU1761BCPZ 制造商:Analog Devices 功能描述:IC, AUDIO CODEC, 24BIT, 96KHZ, LFCSP-32
ADAU1761BCPZ-R7 功能描述:IC SIGMADSP CODEC PLL 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*