- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11659 > AD9995KCPZRL (Analog Devices Inc)IC CCD SIGNAL PROCESSOR 56-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9995KCPZRL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/60頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CCD SIGNAL PROCESSOR 56-LFCSP |
| 標準包裝： | 2,500 |
| 類型： | CCD 信號處理器，12 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 電流 - 電源： | 30mA |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 56-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 56-LFCSP-VQ（8x8） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9995
–40–
COMPLETE LISTING FOR REGISTER BANK 1
All registers are VD updated, except where noted:
= SCK Updated
= SG-Line Updated
All address and default values are in hexadecimal.
Table XVI. AFE Register Map
Data Bit Default
Address Content Value
Register Name
Register Description
00
[11:0]
7
OPRMODE
AFE Operation Modes (see Table XXIV for detail).
01
[9:0]
0
VGAGAIN
VGA Gain.
02
[7:0]
80
CLAMPLEVEL
Optical Black Clamp Level.
03
[11:0]
4
CTLMODE
AFE Control Modes (see Table XXV for detail).
Table XVII. Miscellaneous Register Map
Data Bit Default
Address Content Value
Register Name
Register Description
10
[0]
0
SW_RST
Software Reset. 1 = Reset all registers to default, then self-clear back to 0.
11
[0]
0
OUTCONTROL
Output Control. 0 = Make all outputs dc inactive.
12
[0]
1
TEST USE
Internal Use Only. Must be set to 1.
13
[0]
0
SYNCPOL
SYNC Active Polarity (0 = Active Low).
14
[0]
0
SYNCSUSPEND
Suspend Clocks during SYNC Active (1 = Suspend).
15
[0]
0
TGCORE_RSTB
Timing Core Reset Bar. 0 = Reset TG Core, 1 = Resume Operation.
16
[0]
1
OSC_PWRDOWN
CLO Oscillator Power-Down (0 = Oscillator is powered-down).
17
Unused.
18
[0]
0
TEST USE
Internal Use Only. Must be set to 0.
19
[11:0]
0
UPDATE
Serial Update. Line (HD) in the field to update VD updated registers.
1A
[0]
0
PREVENTUPDATE
Prevents the Update of the VD Updated Registers. 1 = Prevent update.
1B
[23:0]
0
MODE
Mode Register.
1C
[1:0]
0
FIELDVAL
Field Value Sync. 0 = Next Field 0, 1 = Next Field 1, 2/3 = Next Field 2.
Table XVIII.VD/HD Register Map
Data Bit Default
Address Content Value
Register Name
Register Description
20
[0]
0
MASTER
VD/HD Master or Slave Timing (0 = Slave mode).
21
[0]
0
VDHDPOL
VD/HD Active Polarity. 0 = Low, 1 = High.
22
[17:0]
0
VDHDRISE
Rising Edge Location for VD [17:12] and HD [11:0].
REV. 0
OBSOLETE
相關PDF資料 |
PDF描述 |
|---|---|
| AD9846AJSTZ | IC CCD SIGNAL PROC 10BIT 48LQFP |
| 1-2081204-1 | CONN JACK SMA BULKHEAD RG178 |
| AD9949AKCPZRL | IC CCD SIGNAL PROCESSOR 40-LFCSP |
| 2081204-9 | CONN JACK SMA BULKHEAD RG405 |
| AD9949KCPZRL | IC CCD SIGNAL PROCESSOR 40-LFCSP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9995KCPZRL7 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| AD9996BBCZ | 制造商:Rochester Electronics LLC 功能描述:14B 40 MSPS AFETG CONVERTER - Bulk |
| AD9996BBCZRL | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD-9FT4-B2 | 制造商:Pan Pacific 功能描述: |
| AD-9FT4-BK2 | 制造商:Pan Pacific 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。