- 您現(xiàn)在的位置：買賣IC網 > PDF目錄11659 > AD9991KCPZ (Analog Devices Inc)IC CCD SIGNAL PROCESSOR 56-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9991KCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 36/60頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CCD SIGNAL PROCESSOR 56-LFCSP |
| 標準包裝： | 1 |
| 類型： | CCD 信號處理器，10 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 56-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 56-LFCSP-VQ（8x8） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9991
–41–
Table XIX. Timing Core Register Map
Data Bit Default
Address Content
Value
Register Name
Register Description
30
[0]
0
CLIDIVIDE
Divide CLI Input Clock by 2. 1 = Divide by 2.
31
[12:0]
01001
H1CONTROL
H1 Signal Control: Polarity [0](0 = Inversion, 1 = No Inversion).
H1 Positive Edge Location [6:1]. H1 Negative Edge Location [12:7].
32
[12:0]
01001
H3CONTROL
H3 Signal Control: Polarity [0](0 = Inversion, 1 = No Inversion).
H3 Positive Edge Location [6:1]. H3 Negative Edge Location [12:7].
33
[12:0]
00801
RGCONTROL
RG Signal Control: Polarity [0](0 = Inversion, 1 = No Inversion).
RG Positive Edge Location [6:1]. RG Negative Edge Location [12:7].
34
[1:0]
0
HBLKRETIME
Retime HBLK to Internal H1/H3 Clocks. H1 Retime [0]. H3 Retime [1].
Preferred setting is 1 for each bit. Setting each bit to 1 will add one cycle delay
to HBLK toggle positions.
35
[14:0]
1249
DRVCONTROL
Drive Strength Control for H1 [2:0], H2 [5:3], H3 [8:6], H4 [11:9], and
RG [14:12]. Drive Current Values: 0 = Off, 1 = 4.3 mA, 2 = 8.6 mA,
3 = 12.9 mA, 4 = 17.2 mA, 5 = 21.5 mA, 6 = 25.8 mA, 7 = 30.1 mA.
36
[11:0]
00024
SAMPCONTROL
SHP/SHD Sample Control: SHP Sampling Location [5:0].
SHD Sampling Location [11:6].
37
[8:0]
100
DOUTCONTROL
DOUT Phase Control [5:0]. DCLK Mode [6]. DOUTDELAY [8:7].
Table XX. CLPOB Masking Register Map
Data Bit Default
Address Content
Value
Register Name
Register Description
40
[23:0]
FFFFFF CLPMASK01
CLPOB Line Masking. Line #0 [11:0]. Line #1 [23:0].
41
[23:0]
FFFFFF CLPMASK23
CLPOB Line Masking. Line #2 [11:0]. Line #3 [23:0].
42
[11:0]
FFFFFF CLPMASK4
CLPOB Line Masking. Line #4 [11:0].
Table XXI. SG Pattern Register Map
Data Bit Default
Address Content
Value
Register Name
Register Description
50
[3:0]
F
SGPOL
Start Polarity for SG Patterns. Pattern #0 [0]. Pattern #1 [1].
Pattern #2 [2]. Pattern #3 [3].
51
[23:0]
FFFFFF SGTOG12_0
Pattern #0. Toggle Position 1 [11:0]. Toggle Position 2 [23:12].
52
[23:0]
FFFFFF SGTOG12_1
Pattern #1. Toggle Position 1 [11:0]. Toggle Position 2 [23:12].
53
[23:0]
FFFFFF SGTOG12_2
Pattern #2. Toggle Position 1 [11:0]. Toggle Position 2 [23:12].
54
[23:0]
FFFFFF SGTOG12_3
Pattern #3. Toggle Position 1 [11:0]. Toggle Position 2 [23:12].
Table XXII. Shutter Control Register Map
Data Bit Default
Address Content
Value
Register Name
Register Description
60
[4:0]
0
TRIGGER
Trigger for VSUB [0], MSHUT [1], STROBE [2], Exposure [3], and
Readout [4]. Note that to trigger the Readout to automatically occur after the
Exposure period, both Exposure and Readout should be triggered together.
61
[2:0]
2
READOUT
Number of Fields to Suppress the SUBCK Pulses after the VSG Line.
62
[11:0]
0
EXPOSURE
Number of Fields to Suppress the SUBCK and VSG Pulses.
[12]
0
VDHDOFF
Set = 1 to Disable the VD/HD Outputs during exposure (when >1 eld).
63
[11:0]
0
SUBCKSUPPRESS
Number of SUBCK Pulses to Suppress after VSG Line.
[23:12]
0
SUBCKNUM
Number of SUBCK Pulses per Field.
64
[0]
1
SUBCKPOL
SUBCK Pulse Start Polarity.
65
[23:0]
FFFFFF SUBCK1TOG
First SUBCK Pulse. Toggle Position 1 [11:0]. Toggle Position 2 [23:0].
66
[23:0]
FFFFFF SUBCK2TOG
Second SUBCK Pulse. Toggle Position 1 [11:0]. Toggle Position 2 [23:0].
REV. 0
相關PDF資料 |
PDF描述 |
|---|---|
| VE-JN4-IZ-B1 | CONVERTER MOD DC/DC 48V 25W |
| VE-JN4-IY-F4 | CONVERTER MOD DC/DC 48V 50W |
| VE-JN4-IY-F2 | CONVERTER MOD DC/DC 48V 50W |
| AD9923ABBCZRL | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 1-413589-1 | CONN PLUG BNC JIS 3C-2V CRIMP AU |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9991KCPZRL | 功能描述:IC CCD SIGNAL PROCESSOR 56-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關文件:Automotive Product Guide 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:20-TSSOP 包裝:管件 |
| AD9992 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992_07 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992BBCZ | 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關文件:Automotive Product Guide 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:20-TSSOP 包裝:管件 |
| AD9992BBCZRL | 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關文件:Automotive Product Guide 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:20-TSSOP 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復。