- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16849 > AD9522-4/PCBZ (Analog Devices Inc)BOARD EVAL FOR AD9522-4 CLK GEN PDF資料下載
參數(shù)資料
| 型號： | AD9522-4/PCBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 3/84頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR AD9522-4 CLK GEN |
| 設(shè)計資源： | AD9522 Eval Board Schematic AD9522 BOM |
| 標準包裝： | 1 |
| 主要目的： | 計時，時鐘發(fā)生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9522-4 |
| 主要屬性： | 12 LVDS/24 CMOS 輸出，1.6 GHz VCO |
| 次要屬性： | I²C & SPI 接口 |
| 已供物品： | 板 |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
AD9522-4
Rev. 0 | Page 11 of 84
CLOCK OUTPUT ABSOLUTE TIME JITTER (CLOCK GENERATION USING EXTERNAL VCXO)
Table 10.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVDS OUTPUT ABSOLUTE TIME JITTER
Application example based on a typical setup using an
external 245.76 MHz VCXO (Toyocom TCO-2112);
reference = 15.36 MHz; R DIV = 1
LVDS = 245.76 MHz; PLL LBW = 125 Hz
87
fs rms
Integration BW = 200 kHz to 5 MHz
108
fs rms
Integration BW = 200 kHz to 10 MHz
146
fs rms
Integration BW = 12 kHz to 20 MHz
LVDS = 122.88 MHz; PLL LBW = 125 Hz
120
fs rms
Integration BW = 200 kHz to 5 MHz
151
fs rms
Integration BW = 200 kHz to 10 MHz
207
fs rms
Integration BW = 12 kHz to 20 MHz
LVDS = 61.44 MHz; PLL LBW = 125 Hz
157
fs rms
Integration BW = 200 kHz to 5 MHz
210
fs rms
Integration BW = 200 kHz to 10 MHz
295
fs rms
Integration BW = 12 kHz to 20 MHz
CLOCK OUTPUT ADDITIVE TIME JITTER (VCO DIVIDER NOT USED)
Table 11.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVDS OUTPUT ADDITIVE TIME JITTER
Distribution section only; does not include PLL and
VCO; measured at rising edge of clock signal
CLK = 622.08 MHz
69
fs rms
Integration bandwidth = 12 kHz to 20 MHz
Any LVDS Output = 622.08 MHz
Divide Ratio = 1
CLK = 622.08 MHz
116
fs rms
Integration bandwidth = 12 kHz to 20 MHz
Any LVDS Output = 155.52 MHz
Divide Ratio = 4
CLK = 100 MHz
263
fs rms
Calculated from SNR of ADC method
Any LVDS Output = 100 MHz
Broadband jitter
Divide Ratio = 1
CLK = 500 MHz
242
fs rms
Calculated from SNR of ADC method
Any LVDS Output = 100 MHz
Broadband jitter
Divide Ratio = 5
CMOS OUTPUT ADDITIVE TIME JITTER
Distribution section only; does not include PLL and VCO
CLK = 200 MHz
289
fs rms
Calculated from SNR of ADC method
Any CMOS Output Pair = 100 MHz
Broadband jitter
Divide Ratio = 2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9520-0/PCBZ | BOARD EVAL AD9520-0 |
| SRR4018-270Y | INDUCTOR POWER 27UH 0.77A 4018 |
| MLF2012E8R2K | INDUCTOR MULTILAYER 8.2UH 0805 |
| V110B48E150BL | CONVERTER MOD DC/DC 48V 150W |
| AD9515/PCBZ | BOARD EVAL CLOCK 2CH AD9515 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9522-5 | 制造商:AD 制造商全稱:Analog Devices 功能描述:12 LVDS/24 CMOS Output Clock Generator |
| AD9522-5/PCBZ | 功能描述:BOARD EVALUATION FOR AD9522-5 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9522-5BCPZ | 功能描述:IC CLOCK GEN 2.4GHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9522-5BCPZ-REEL7 | 功能描述:IC CLOCK GEN 2.4GHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9523 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 14 Differential or 29 LVCMOS Outputs |
發(fā)布緊急采購，3分鐘左右您將得到回復。