參數(shù)資料
型號(hào)： AD6641BCPZ-500
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 26/28頁(yè)
文件大?。?/td> 0K
描述： IC IF RCVR 11BIT 200MSPS 56LFCSP
標(biāo)準(zhǔn)包裝： 1
應(yīng)用： 無(wú)線通信系統(tǒng)
接口： CMOS，LVDS，并聯(lián)， 串行，SPI
電源電壓： 1.8 V ~ 2 V
封裝/外殼： 56-VFQFN 裸露焊盤(pán)，CSP
供應(yīng)商設(shè)備封裝： 56-LFCSP-VQ（8x8）
包裝： 托盤(pán)
安裝類型： 表面貼裝
AD6641
Rev. 0 | Page 7 of 28
AD6641-500
Parameter1
Temp
Min
Typ
Max
Unit
LOGIC OUTPUTS
DDR LVDS Mode (PCLK±, PD[5:0]±, PDOR±)
Logic Compliance
Full
LVDS
VOD Differential Output Voltage
Full
247
454
mV
VOS Output Offset Voltage
Full
1.125
1.375
V
Parallel CMOS Mode (PCLK±, PD[11:0])
Logic Compliance
Full
CMOS
High Level Output Voltage
Full
DRVDD 0.05
V
Low Level Output Voltage
Full
DRGND + 0.05
V
Output Coding
Twos complement, Gray code, or offset binary (default)
1 See the AN-835 Application Note, Understanding High Speed ADC Testing and Evaluation, for a complete set of definitions and information about how these tests were
completed.
2 5 pF loading.
SWITCHING SPECIFICATIONS
AVDD = 1.9 V, DRVDD = 1.9 V, TMIN = 40°C, TMAX = +85°C, fIN = 1.0 dBFS, full scale = 1.5 V, unless otherwise noted.
Table 4.
AD6641-500
Parameter1
Temp
Min
Typ
Max
Unit
OUTPUT DATA RATE
Maximum Output Data Rate (Decimate by 8 at 500 MSPS Sample Rate, Parallel CMOS
or DDR LVDS Mode Interface)
Full
62.5
MHz
Maximum Output Data Rate (Decimate by 8 at 500 MSPS Sample Rate, SPORT Mode)
Full
62.5
MHz
PULSE WIDTH/PERIOD (CLK±)
CLK± Pulse Width High (tCH)
Full
1
ns
CLK± Pulse Width Low (tCL)
Full
1
ns
Rise Time (tR) (20% to 80%)
25°C
0.2
ns
Fall Time (tF) (20% to 80%)
25°C
0.2
ns
PULSE WIDTH/PERIOD (PCLK±, DDR LVDS MODE)
PCLK± Pulse Width High (tPCLK_CH)
Full
8
ns
PCLK± Period (tPCLK)
Full
16
ns
Propagation Delay (tCPD, CLK± to PCLK±)
Full
±0.1
ns
Rise Time (tR) (20% to 80%)
25°C
0.2
ns
Fall Time (tF) (20% to 80%)
25°C
0.2
ns
Data to PCLK Skew (tSKEW)
Full
0.2
ns
SERIAL PORT OUTPUT TIMING2
SP_SDFS Propagation Delay (tDSDFS)
Full
3
ns
SP_SDO Propagation Delay (tDSDO)
Full
3
ns
SERIAL PORT INPUT TIMING
SP_SDFS Setup Time (tSSF)
Full
2
ns
SP_SDFS Hold Time (tHSF)
Full
2
ns
FILL± INPUT TIMING
FILL± Setup Time (tSfill)
Full
0.5
ns
FILL± Hold Time (tHfill)
Full
0.7
ns
APERTURE DELAY (tA)
25°C
0.85
ns
APERTURE UNCERTAINTY (JITTER, tJ)
25°C
80
fs rms
1 See the AN-835 Application Note, Understanding High Speed ADC Testing and Evaluation, for a complete set of definitions and information about how these tests were
completed.
2 5 pF loading.
相關(guān)PDF資料
PDF描述
VI-JTJ-IW-F3 CONVERTER MOD DC/DC 36V 100W
VI-JTJ-IW-F2 CONVERTER MOD DC/DC 36V 100W
1604037-4 CONN HOUSING POWER 2POLE BATTERY
VI-JTH-IW-F4 CONVERTER MOD DC/DC 52V 100W
647845-3 CONN HOUSING PWR SER 50 2POS RED
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD6641BCPZRL7-500 功能描述:IC IF RCVR 11BIT 200MSPS 56LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產(chǎn)品:NXP - I2C Interface 標(biāo)準(zhǔn)包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1
AD6642 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual IF Receiver
AD6642BBCZ 功能描述:IC IF RCVR 11BIT 200MSPS 144BGA RoHS:是 類別:RF/IF 和 RFID >> RF 其它 IC 和模塊 系列:- 標(biāo)準(zhǔn)包裝:100 系列:*
AD6642BBCZRL 功能描述:IC IF RCVR 11BIT 200MSPS 144BGA RoHS:是 類別:RF/IF 和 RFID >> RF 其它 IC 和模塊 系列:- 標(biāo)準(zhǔn)包裝:100 系列:*
AD6642EBZ 功能描述:BOARD EVALUATION FOR AD6642 RoHS:是 類別:RF/IF 和 RFID >> RF 評(píng)估和開(kāi)發(fā)套件，板 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:GPS 接收器 頻率:1575MHz 適用于相關(guān)產(chǎn)品:- 已供物品:模塊 其它名稱:SER3796
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*