- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄18687 > 73S1210F-68MR/F/PH (Maxim Integrated)IC SOC SMART CARD READER 68QFN PDF資料下載
參數(shù)資料
| 型號： | 73S1210F-68MR/F/PH |
| 廠商： | Maxim Integrated |
| 文件頁數(shù)： | 120/126頁 |
| 文件大小： | 0K |
| 描述： | IC SOC SMART CARD READER 68QFN |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 系列： | * |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁當(dāng)前第120頁第121頁第122頁第123頁第124頁第125頁第126頁
DS_1210F_001
73S1210F Data Sheet
Rev. 1.4
93
SC Clock Configuration Register (SCCLK): 0xFE0F
0x0C
This register controls the internal smart card (CLK) clock generation.
Table 86: The SCCLK Register
MSB
LSB
–
ICLKFS.5 ICLKFS.4 ICLKFS.3 ICLKFS.2 ICLKFS.1 ICLKFS.0
Bit
Symbol
Function
SCCLK.7
–
SCCLK.6
–
SCCLK.5
ICLKFS.5
Internal Smart Card CLK Frequency Select - Division factor to determine
internal smart card CLK frequency. MCLK clock is divided by (register
value + 1) to clock the ETU divider, and then by 2 to generate CLK.
Default ratio is 13. The programmed value in this register is applied to the
divider after this value is written, in such a manner as to produce a
glitch-free output, regardless of the selection of active interface. A
register value = 0 will default to the same effect as register value = 1.
SCCLK.4
ICLKFS.4
SCCLK.3
ICLKFS.3
SCCLK.2
ICLKFS.2
SCCLK.1
ICLKFS.1
SCCLK.0
ICLKFS.0
External SC Clock Configuration Register (SCECLK): 0xFE10
0x0C
This register controls the external smart card (SCLK) clock generation.
Table 87: The SCECLK Register
MSB
LSB
–
ECLKFS.5
ECLKFS.4
ECLKFS.3
ECLKFS.2
ECLKFS.1
ECLKFS.0
Bit
Symbol
Function
SCECLK.7
–
SCECLK.6
–
SCECLK.5
ECLKFS.5
External Smart Card CLK Frequency Select - Division factor to determine
external smart card CLK frequency. MCLK clock is divided by (register
value + 1) to clock the ETU divider, and then by 2 to generate SCLK.
Default ratio is 13. The programmed value in this register is applied to the
divider after this value is written, in such a manner as to produce a
glitch-free output, regardless of the selection of active interface. A
register value = 0 will default to the same effect as register value = 1.
SCECLK.4
ECLKFS.4
SCECLK.3
ECLKFS.3
SCECLK.2
ECLKFS.2
SCECLK.1
ECLKFS.1
SCECLK.0
ECLKFS.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FQD1N80TM | MOSFET N-CH 800V 1A DPAK |
| 73S1210F-68MR/F/PG | IC SOC SMART CARD READER 68QFN |
| XRCWHT-L1-0000-00601 | LED COOL WHITE 500MA 7X9 SMD |
| 73S1210F-44M/F/PC | IC SOC SMART CARD READER 44QFN |
| XRCWHT-L1-0000-00403 | LED COOL WHITE 500MA 7X9 SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 73S1210F-EB | 功能描述:開發(fā)板和工具包 - 8051 73S1210F Eval Brd (Doc. Cd, Cable) RoHS:否 制造商:Silicon Labs 產(chǎn)品:Development Kits 工具用于評估:C8051F960, Si7005 核心: 接口類型:USB 工作電源電壓: |
| 73S1210F-EB-Lite | 功能描述:開發(fā)板和工具包 - 8051 73S1210F Eval Brd Lite w/Doc Cd, Cable RoHS:否 制造商:Silicon Labs 產(chǎn)品:Development Kits 工具用于評估:C8051F960, Si7005 核心: 接口類型:USB 工作電源電壓: |
| 73S1210F-EB-LiteMS | 功能描述:開發(fā)板和工具包 - 8051 73S1210F Eval Brd Lite + Multi Sam RoHS:否 制造商:Silicon Labs 產(chǎn)品:Development Kits 工具用于評估:C8051F960, Si7005 核心: 接口類型:USB 工作電源電壓: |
| 73S1215F | 制造商:TERIDIAN 制造商全稱:TERIDIAN 功能描述:80515 System-on-Chip with USB, ISO 7816 / EMV, PINpad and More |
| 73S1215F-44IM/F | 功能描述:8位微控制器 -MCU 80515 SoC w/USB & PINpad RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。