參數(shù)資料
型號(hào)： 20-668-0003
廠商： Rabbit Semiconductor
文件頁數(shù)： 23/228頁
文件大?。?/td> 0K
描述： IC CPU RABBIT2000 30MHZ 100PQFP
標(biāo)準(zhǔn)包裝： 66
系列： Rabbit 2000
處理器類型： Rabbit 2000 8-位
速度： 30MHz
電壓： 2.7V，3V，3.3V，5V
安裝類型： 表面貼裝
封裝/外殼： 100-BQFP
供應(yīng)商設(shè)備封裝： 100-PQFP（14x20）
包裝： 托盤
其它名稱： 20-668-0003-ND
316-1062
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
113
place since the last read of the status register. When the status register is read, these bits
are cleared. No bit will be lost. Either it will be read by the status register read or it will be
set after the status register read is complete. If a bit is on and the corresponding interrupt is
enabled, an interrupt will occur when priorities allow. However, a separate interrupt is not
guaranteed for each bit with an enabled interrupt. If the bit is read in the status register, it
is cleared and no further interrupt corresponding to that bit will be requested. It is possible
that one bit will cause an interrupt, and then one or more additional bits will be set before
the status register is read. After these bits are cleared, they cannot cause an interrupt. If
any bits are on, and the corresponding interrupt is enabled, then the interrupt will take
place as soon as priorities allow. However, if the bit is cleared before the interrupt is
latched, the bit will not cause an interrupt. The proper rule to follow is for the interrupt
routine to handle all bits that it sees set.
11.1.1 Timer A I/O Registers
The I/O registers for Timer A are listed in Table 11-1.
The control/status register for Timer A (TACSR) is laid out as shown in Table 11-2.
Bits 1, 4–7—Read/write, terminal count reached on timers A1 and A4–A7. Reading this
status register clears any bits (bits 1 and 4–7) that are on. Writing to these bits enables the
interrupts for the corresponding timer.
Bit 0—Write, set to a "1" to enable the clock (perclk/2) for Timer A, set to "zero" to dis-
able the clock (perclk/2 in Figure 11-1). Bits 1 and 4–7 are written (write only) to enable
the interrupt for the corresponding timer.
Table 11-1. Timer A I/O Registers
Register Name
Register Mnemonic
I/O address (hex)
R/W
Timer A Control/Status Register
TACSR
A0
R/W
Timer A Control Register
TACR
A4
W
Timer A1 Time Constant 1 Register
TAT1R
A3
W
Timer A4 Time Constant 4 Register
TAT4R
A9
W
Timer A5 Time Constant 5 Register
TAT5R
AB
W
Timer A6 Time Constant 6 Register
TAT6R
AD
W
Timer A7 Time Constant 7 Register
TAT7R
AF
W
Table 11-2. Timer A Control and Status Register (adr = 0x0A0)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Read
A7 count
done
A6 count
done
A5 count
done
A4 count
done
00
A1 count
done
This bit is
write only.
Write
A7 interrupt
enable
A6 interrupt
enable
A5 interrupt
enable
A4 interrupt
enable
xx
A1 interrupt
enable
1—enable
Timer A
相關(guān)PDF資料
PDF描述
AMM36DRES CONN EDGECARD 72POS .156 EYELET
FMC65DREN-S734 CONN EDGECARD 130POS .100 EYELET
IDT7133LA20G IC SRAM 32KBIT 20NS 68PGA
FMC65DREH-S734 CONN EDGECARD 130POS .100 EYELET
EMC65DTEF CONN EDGECARD 130POS .100 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
20-668-0011 功能描述:微處理器 - MPU Rabbit 3000A LQFP Microprocessor RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
20-668-0016 功能描述:微處理器 - MPU Rabbit 3000 TFBGA Microprocessor RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
2066-8001-90 制造商:TE CONNECTIVITY 功能描述:RF COAXIAL PANEL MOUNT CONNECTOR
20-668-0022 功能描述:微處理器 - MPU Rabbit 4000 LQFP Microprocessor RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
20-668-0024 功能描述:微處理器 - MPU Rabbit 4000 LQFP Microprocessor RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:536 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*