參數資料
| 型號： | XC5VLX50T-3FFG665C |
| 廠商： | Xilinx Inc |
| 文件頁數： | 79/91頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX-5 50K 665FCBGA |
| 產品變化通告： | Step Intro and Pkg Change 11/March/2008 |
| 標準包裝： | 1 |
| 系列： | Virtex®-5 LXT |
| LAB/CLB數： | 3600 |
| 邏輯元件/單元數： | 46080 |
| RAM 位總計： | 2211840 |
| 輸入/輸出數： | 360 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 665-BBGA，FCBGA |
| 供應商設備封裝： | 665-FCBGA |
| 配用： | 568-5088-ND - BOARD DEMO DAC1408D750 HW-V5-ML561-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5-ML550-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5-ML521-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5GBE-DK-UNI-G-ND - KIT DEV V5 LXT GIGABIT ETHERNET 122-1508-ND - EVALUATION PLATFORM VIRTEX-5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當前第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
80
TPSDCMPLL/
TPHDCMPLL
No Delay Global Clock and IFF(2) with
DCM and PLL in System-Synchronous Mode
XC5VTX150T
N/A
2.00
–0.41
2.22
–0.41
ns
XC5VTX240T
N/A
2.25
–0.40
2.51
–0.40
ns
XC5VFX30T
1.97
–0.36
2.08
–0.36
2.21
–0.36
ns
XC5VFX70T
1.92
–0.44
2.03
–0.44
2.16
–0.44
ns
XC5VFX100T
2.40
–0.59
2.51
–0.59
2.66
–0.58
ns
XC5VFX130T
2.46
–0.51
2.64
–0.51
2.89
–0.51
ns
XC5VFX200T
N/A
2.44
–0.31
2.59
–0.30
ns
Notes:
1.
Setup and Hold times are measured over worst case conditions (process, voltage, temperature). Setup time is measured relative to the
Global Clock input signal using the slowest process, highest temperature, and lowest voltage. Hold time is measured relative to the Global
Clock input signal using the fastest process, lowest temperature, and highest voltage. These measurements include CMT jitter; DCM CLK0
driving PLL, PLL CLKOUT0 driving BUFG.
2.
IFF = Input Flip-Flop or Latch.
3.
Use IBIS to determine any duty-cycle distortion incurred using various standards.
Table 96: Global Clock Setup and Hold With DCM and PLL in System-Synchronous Mode (Cont’d)
Symbol
Description
Device
Speed Grade
Units
-3
-2
-1
相關PDF資料 |
PDF描述 |
|---|---|
| XC6VLX75T-L1FF484I | IC FPGA VIRTEX-6LXT 484FFBGA |
| XC6VLX75T-L1FFG484I | IC FPGA VIRTEX 6 74K 484FFGBGA |
| ABC65DRXN-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| XC5VLX50T-3FF665C | IC FPGA VIRTEX-5 50K 665FCBGA |
| ABC65DRXH-S734 | CONN EDGECARD 130PS DIP .100 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XC5VLX50T-3FFG665I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-5 Family Overview |
| XC5VLX50T-X1FF1136C | 制造商:Xilinx 功能描述: |
| XC5VLX50T-X1FF665C | 制造商:Xilinx 功能描述: |
| XC5VLX50T-X1FFG1136C | 制造商:Xilinx 功能描述: |
| XC5VLX50T-X1FFG665C | 制造商:Xilinx 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。