參數(shù)資料
型號(hào)： XC5VLX50T-3FFG665C
廠商： Xilinx Inc
文件頁(yè)數(shù)： 62/91頁(yè)
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-5 50K 665FCBGA
產(chǎn)品變化通告： Step Intro and Pkg Change 11/March/2008
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-5 LXT
LAB/CLB數(shù)： 3600
邏輯元件/單元數(shù)： 46080
RAM 位總計(jì)： 2211840
輸入/輸出數(shù)： 360
電源電壓： 0.95 V ~ 1.05 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 665-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 665-FCBGA
配用： 568-5088-ND - BOARD DEMO DAC1408D750
HW-V5-ML561-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5-ML550-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5-ML521-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5
HW-V5GBE-DK-UNI-G-ND - KIT DEV V5 LXT GIGABIT ETHERNET
122-1508-ND - EVALUATION PLATFORM VIRTEX-5
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
65
Table 87: Global Clock Input to Output Delay With PLL in System-Synchronous Mode
Symbol
Description
Device
Speed Grade
Units
-3
-2
-1
LVCMOS25 Global Clock Input to Output Delay using Output Flip-Flop, 12mA, Fast Slew Rate, with PLL in System-Synchronous Mode
TICKOFPLL
Global Clock and OUTFF with PLL
XC5VLX20T
N/A
2.36
2.73
ns
XC5VLX30
2.03
2.30
2.70
ns
XC5VLX30T
2.03
2.30
2.70
ns
XC5VLX50
2.20
2.47
2.86
ns
XC5VLX50T
2.20
2.47
2.86
ns
XC5VLX85
2.21
2.49
2.88
ns
XC5VLX85T
2.21
2.49
2.88
ns
XC5VLX110
2.25
2.53
2.92
ns
XC5VLX110T
2.25
2.53
2.92
ns
XC5VLX155
2.34
2.60
3.01
ns
XC5VLX155T
2.34
2.60
3.01
ns
XC5VLX220
N/A
2.74
3.12
ns
XC5VLX220T
N/A
2.74
3.12
ns
XC5VLX330
N/A
2.89
3.27
ns
XC5VLX330T
N/A
2.89
3.27
ns
XC5VSX35T
2.02
2.28
2.62
ns
XC5VSX50T
2.12
2.36
2.76
ns
XC5VSX95T
N/A
2.29
2.69
ns
XC5VSX240T
N/A
2.96
3.34
ns
XC5VTX150T
N/A
2.54
2.92
ns
XC5VTX240T
N/A
2.67
3.04
ns
XC5VFX30T
2.44
2.67
3.06
ns
XC5VFX70T
2.48
2.71
3.10
ns
XC5VFX100T
2.41
2.70
3.10
ns
XC5VFX130T
2.48
2.75
3.17
ns
XC5VFX200T
N/A
2.96
3.35
ns
Notes:
1.
Listed above are representative values where one global clock input drives one vertical clock line in each accessible column, and where all
accessible IOB and CLB flip-flops are clocked by the global clock net.
2.
PLL output jitter is included in the timing calculation.
相關(guān)PDF資料
PDF描述
XC6VLX75T-L1FF484I IC FPGA VIRTEX-6LXT 484FFBGA
XC6VLX75T-L1FFG484I IC FPGA VIRTEX 6 74K 484FFGBGA
ABC65DRXN-S734 CONN EDGECARD 130PS DIP .100 SLD
XC5VLX50T-3FF665C IC FPGA VIRTEX-5 50K 665FCBGA
ABC65DRXH-S734 CONN EDGECARD 130PS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC5VLX50T-3FFG665I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-5 Family Overview
XC5VLX50T-X1FF1136C 制造商:Xilinx 功能描述:
XC5VLX50T-X1FF665C 制造商:Xilinx 功能描述:
XC5VLX50T-X1FFG1136C 制造商:Xilinx 功能描述:
XC5VLX50T-X1FFG665C 制造商:Xilinx 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*