參數(shù)資料
型號(hào): TR4101
廠商: LSI Corporation
英文描述: High-Performance 32-bit Microprocessor(高性能、32位微處理器)
中文描述: 高性能32位微處理器(高性能,32位微處理器)
文件頁數(shù): 151/246頁
文件大?。?/td> 1563K
代理商: TR4101
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁當(dāng)前第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁
Global Output Enable (GOE) Module
7-15
The Class A signals are captured with a Class A capture circuit as shown
in Figure 7.3 on page 7-12. The Class B signals are each captured with
a Class B capture circuit as shown in Figure 7.4 on page 7-12. The
signals labeled Scan Out from each capture module can feed the scan
inputs of other capture modules or flip-flops to become part of the system
scan chain.
The decoder receives registered versions of all Class A and Class B
signals and decodes them with the Class C signals. The decoder
performs a one-and-only-one decoding during each cycle to choose the
module that drives DATAP[31:0].
Figure 7.5
Basic Functional GOE Module Design Logic
Intermediate GOE Module Design with Improved Timing –
A high-
performance design requires that the delay from the clock to the
assertion of the output enable signals be a short delay. The basic
functional GOE design, described in "Basic Functional GOE Module
Design," page 7-14, does not address this requirement. The solution is
to move the decoder logic ahead of the flip-flops. However, under these
conditions, the flip-flops will contain random values, and one-and-only-
one decoding cannot be guaranteed when data is being scanned.
To solve this problem, the intermediate solution implements the scheme
shown in Figure 7.6. The data from the scan multiplexers in the Class A
and Class B capture circuits is used by the decoder logic. The output
from the decoder logic is then passed to a new third flip-flop. This design
Class B Capture
(Refer to Figure 7.4 for details.)
Class A Signal
Decoder
Output
Enable
Signals
RUN_INN
GSCAN_ENABLEP
Scan Out
Class C Signal
Scan Out
Class A Capture
(Refer to Figure 7.3 for details.)
Scan Out
Data Out
Class B Signal
Scan Out
Data Out
相關(guān)PDF資料
PDF描述
TRCV0110G 10 Gbits/s Clock Recovery, 1:16 Data Multiplexer(10 G位/秒時(shí)鐘恢復(fù),1:16數(shù)據(jù)多路復(fù)用器)
TRM7033 10Gbit/s External Modulator integrated Laser Transmitter Module(10Gbit/s 外置調(diào)制器集成激光發(fā)送器模塊)
TRM7053 OC-192 IR-2/ STM S64.2 Transmitter Module(OC-192 IR-2/ STM S64.2 發(fā)送器模塊)
TS5A3357DCTR SINGLE 5-W SP3T ANALOG SWITCH 5-V/3.3-V 3:1 ANALOG MULTIPLEXER/DEMULTIPLEXER
TS788 N- channel Junction FET Electret Condenser Microphone
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TR410-4 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|200V V(DRM)|4A I(T)RMS|TO-126
TR410-6 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|400V V(DRM)|4A I(T)RMS|TO-126
TR410-8 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRIAC|600V V(DRM)|4A I(T)RMS|TO-126
TR4-2000 制造商:ALTECH CORP 功能描述:Retainer Clip; Fits GZT4, GZM4
TR424R3 制造商:Keystone Electronics Corp 功能描述: