
3/212
Contents
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.1
Instruction name .... . . . . . . ... ... . ... ... .. .. ... .. ... . . . . . . . . . .5
1.2
Code . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... ... . . . . . . .... . . .. ..5
1.3
Description .... . ... .. ... .. ... . . . . . . . . . . . ... .. ... .. .. . . .... . .6
1.4
Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
1.5
Error signals . . . . . . .... . ... ... . .... . . .. .. ... .. ... .. .. ... .. .. .7
1.6
Comments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
1.7
Notation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
1.7.1
The processor state... . . ... . . ... . . . . . . . . . . . . . . . . ... . . . .8
1.7.2
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
1.7.3
Undefined values . . . . . . . . . . . . . . . . . . . . . .... . . . . . . ... .. ..9
1.7.4
Data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
1.7.5
Representing memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
1.7.6
On-chip peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
1.8
Block move registers. . . . . . . . . . . . . . . . .... . ... .. . . .... . . .. .. ...11
1.9
Constants . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
1.10 Operators used in the definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
1.11 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
1.12 Conditions to instructions . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. .14
2
Addressing and data representation.... . ... ... . . . . . . ... ... . . . . . . . .17
2.1
Word address and byte selector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
2.2
Ordering of information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
2.3
Signed integers and sign extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
3
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
3.1
Machine registers . . . . . . . . . . . . . . . . . . . . . . . .... . ... ... .. .. ... ..20
3.1.1
Process state registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
3.1.2
Other machine registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
3.2
The process descriptor and its associated register fields . . . . . . . . . . . . . 24
4
Instruction representation . . .... . . .. .. ... . . . . ... .. ... .. .. ... .. ...25
4.1
Instruction encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
4.1.1
An instruction component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
4.1.2
The instruction data value and prefixing . . . . . . . . . . . . . . . . . . .25
4.1.3
Primary Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
4.1.4
Secondary instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
4.1.5
Summary of encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
4.2
Generating prefix sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
4.2.1
Prefixing a constant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
4.2.2
Evaluating minimal symbol offsets . . . . . . . . . . . . . . . . . . . . . . . .29
5
Instruction Set Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31