- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄22056 > SPAKDSP321VL275 (Freescale Semiconductor)IC DSP 24BIT 275MHZ 196-MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | SPAKDSP321VL275 |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 26/84頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT 275MHZ 196-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 126 |
| 系列： | DSP56K/Symphony |
| 類(lèi)型： | 定點(diǎn) |
| 接口： | 主機(jī)接口，SSI，SCI |
| 時(shí)鐘速率： | 275MHz |
| 非易失內(nèi)存： | ROM（576 B） |
| 芯片上RAM： | 576kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.60V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應(yīng)商設(shè)備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)
DSP56321 Technical Data, Rev. 11
2-12
Freescale Semiconductor
Specifications
115 Address valid to RD
assertion
—0.5
× TC 2.0
0.5
—
0.3
—
0.1
—
–0.18
—
ns
116 RD assertion pulse width
—
(WS + 0.25)
× TC 3.0
[WS
≥ 3]
13.25
—
11.59
—
10.55
—
8.81
—
ns
117 RD deassertion to
address not valid
—1.25
× TC 4.0
[3
≤WS ≤7]
2.25
× T
C 4.0
[WS
≥ 8]
2.25
7.25
—
1.69
6.24
—
1.21
5.38
—
0.54
4.18
—
ns
118 TA setup before RD or
WR deassertion5
—0.25
× T
C + 2.0
3.25
—
3.14
—
3.04
—
2.91
—
ns
119 TA hold after RD or WR
deassertion
—
0
—0
—
0
—
ns
Notes:
1.
WS is the number of wait states specified in the BCR. The value is given for the minimum for a given category. (For example,
for a category of [3
≤WS ≤7] timing is specified for 3 wait states.) Three wait states is the minimum value otherwise.
2.
Timings 100 and 107 are guaranteed by design, not tested.
3.
All timings are measured from 0.5
× V
CCQH to 0.5 × VCCQH.
4.
The WS number applies to the access in which the deassertion of WR occurs and assumes the next access uses a minimal
number of wait states.
5.
Timing 118 is relative to the deassertion edge of RD or WR even if TA remains asserted.
Figure 2-10.
SRAM Read Access
Table 2-8.
SRAM Timing (Continued)
No.
Characteristics
Symbol
Expression1
200 MHz
220 MHz
240 MHz
275 MHz
Unit
Min
Max
Min
Max
Min
Max
Min
Max
A[0–17]
RD
WR
D[0–23]
AA[0–3]
105
106
113
104
116
117
100
TA
118
Data
In
119
Note: Address lines A[0–17] hold their state after a
read or write operation. AA[0–3] do not hold their
state after a read or write operation.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-23M-EU | CONVERTER MOD DC/DC 10V 200W |
| TAJC106M035HNJ | CAP TANT 10UF 35V 20% 2312 |
| 1N4937 | DIODE FAST 600V 1A DO-41 |
| VI-21B-EU | CONVERTER MOD DC/DC 95V 200W |
| DSP56301AG80 | IC DSP 24BIT 80MHZ GP 208-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SPAKDSP56824BU70 | 制造商:Freescale Semiconductor 功能描述: |
| SPAKF56009FJ81 | 制造商:Motorola Inc 功能描述: |
| SPAKMC331CFC16 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:User’s Manual |
| SPAKMC331CFC20 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:User’s Manual |
| SPAKMC331CFV16 | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:User’s Manual |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。