- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98079 > SED122ADXA 16 X 60 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC165 PDF資料下載
參數(shù)資料
| 型號： | SED122ADXA |
| 元件分類： | 顯示控制器 |
| 英文描述： | 16 X 60 DOTS DOT MAT LCD DRVR AND DSPL CTLR, UUC165 |
| 封裝： | DIE-165 |
| 文件頁數(shù)： | 30/50頁 |
| 文件大?。?/td> | 398K |
| 代理商： | SED122ADXA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
4–36
EPSON
SED1220
(3)
Serial Interface
tCSS
tCSH
tSAS
tSAH
tSLW
tSCYC
tSHW
tSDS
tSDH
CS
A0
SCL
SI
*1: For the rise and fall of an input signal (tr and tf), set a value not exceeding 25ns (excluding RES input).
VSS
× 0.8 [V]
VSS
× 0.2 [V]
tr
tf
Item
Signal
Symbol
Measuring
Min.
Max.
Unit
condition
System clock cycle
SCL
tSCYC
Every timing is specified
1000
ns
SCL “H” pulse width
tSHW
on the basis of 20% and
300
ns
SCL “L” pulse width
tSLW
80% of VSS.
300
ns
Address setup time
A0
tSAS
50
ns
Address hold time
tSAH
300
ns
Data setup time
SI
tSDS
50
ns
Data hold time
tSDH
50
ns
CS-SCL time
CS
tCSS
150
ns
tCSH
700
ns
[Ta = –30 to 85
°C, VSS = –3.6 V to –2.4 V]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SED1278FOD | 16 X 40 DOTS DOT MAT LCD DRVR AND DSPL CTLR, PQFP80 |
| SED1278F | 16 X 40 DOTS DOT MAT LCD DSPL CTLR, PQFP80 |
| SED1330FBA | DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1330FBB | 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1335FOA | DOT MAT LCD DSPL CTLR, PQFP60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SED1278 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS DOT MATRIX LCD CONTROLLER DRIVER |
| SED1278D | 制造商:EPSON 制造商全稱:EPSON 功能描述:Dot Matrix LCD Controller Driver |
| SED1278D0A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS DOT MATRIX LCD CONTROLLER DRIVER |
| SED1278D0B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS DOT MATRIX LCD CONTROLLER DRIVER |
| SED1278D0C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS DOT MATRIX LCD CONTROLLER DRIVER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。