- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3P8245XX-TW 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | S3P8245XX-TW |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | 12 X 12 MM, TQFP-80 |
| 文件頁數(shù)： | 208/217頁 |
| 文件大?。?/td> | 1237K |
| 代理商： | S3P8245XX-TW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁當(dāng)前第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
S3C8248/C8245/P8245/C8247/C8249/P8249
INTERRUPT STRUCTURE
5-3
S3C8248/C8245/C8247/C8249 INTERRUPT STRUCTURE
The S3C8248/C8245/C8247/C8249 microcontroller supports sixteen interrupt sources. All sixteen of the interrupt
sources have a corresponding interrupt vector address. Eight interrupt levels are recognized by the CPU in this
device-specific interrupt structure, as shown in Figure 5-2.
When multiple interrupt levels are active, the interrupt priority register (IPR) determines the order in which
contending interrupts are to be serviced. If multiple interrupts occur within the same interrupt level, the interrupt
with the lowest vector address is usually processed first (The relative priorities of multiple interrupts within a
single level are fixed in hardware).
When the CPU grants an interrupt request, interrupt processing starts. All other interrupts are disabled and the
program counter value and status flags are pushed to stack. The starting address of the service routine is fetched
from the appropriate vector address (plus the next 8-bit value to concatenate the full 16-bit address) and the
service routine is executed.
Vectors
Sources
Levels
Reset/Clear
NOTES:
1. Within a given interrupt level, the low vector address has high priority.
For example, E0H has higher priority than E2H within the level IRQ.0 the priorities within each
level are set at the factory.
2. External interrupts are triggered by a rising or falling edge, depending on the corresponding control
register setting.
IRQ3
E8H
Timer 1 match/capture
EAH
Timer 1 overflow
Timer B match
E4H
Timer 0 match
E6H
IRQ1
IRQ2
H/W
SIO interrupt
ECH
Watch timer overflow
EEH
IRQ4
IRQ5
P0.0 external interrupt
P0.1 external interrupt
P0.2 external interrupt
P0.3 external interrupt
IRQ6
F0H
F2H
F4H
F6H
P0.4 external interrupt
P0.5 external interrupt
P0.6 external interrupt
P0.7 external interrupt
IRQ7
F8H
FAH
FCH
FEH
E0H
Timer A match/capture
IRQ0
E2H
Timer A overflow
H/W,S/W
S/W
Figure 5-2. S3C8248/C8245/C8247/C8249 Interrupt Structure
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S3P8454-QW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8454-TW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8615-QZ | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PQFP44 |
| S3C8618XX-AQ | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP42 |
| S3P863A-AQ | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP42 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S3P8245XZZ-QW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8245XZZ-TW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8249 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
| S3P8249XZZ-QWR9 | 制造商:Samsung Semiconductor 功能描述: |
| S3P825 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-BIT CMOS MICROCONTROLLERS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。