參數(shù)資料
型號: S3P8245XX-TW
元件分類: 微控制器/微處理器
英文描述: 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80
封裝: 12 X 12 MM, TQFP-80
文件頁數(shù): 12/217頁
文件大?。?/td> 1237K
代理商: S3P8245XX-TW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
S3C8248/C8245/P8245/C8247/C8249/P8249
RESET and POWER-DOWN
8-1
8 RESET
RESET and POWER-DOWN
SYSTEM RESET
OVERVIEW
During a power-on reset, the voltage at V
DD goes to High level and the RESET pin is forced to Low level. The
RESET signal is input through a schmitt trigger circuit where it is then synchronized with the CPU clock. This
procedure brings the S3C8248/C8245/C8247/C8249 into a known operating status.
To allow time for internal CPU clock oscillation to stabilize, the
RESET pin must be held to Low level for a
minimum time interval after the power supply comes within tolerance. The minimum required time of a reset
operation for oscillation stabilization is 1 millisecond.
Whenever a reset occurs during normal operation (that is, when both V
DD and RESET are High level), the
RESET pin is forced Low level and the reset operation starts. All system and peripheral control registers are then
reset to their default hardware values
In summary, the following sequence of events occurs during a reset operation:
— All interrupt is disabled.
— The watchdog function (basic timer) is enabled.
— Ports 0-3 and set to input mode.
— Peripheral control and data register settings are disabled and reset to their default hardware values.
— The program counter (PC) is loaded with the program reset address in the ROM, 0100H.
— When the programmed oscillation stabilization time interval has elapsed, the instruction stored in ROM
location 0100H (and 0101H) is fetched and executed.
NORMAL MODE RESET OPERATION
In normal (masked ROM) mode, the Test pin is tied to V
SS. A reset enables access to the 16-Kbyte on-chip
ROM. (The external interface is not automatically configured).
NOTE
To program the duration of the oscillation stabilization interval, you make the appropriate settings to the
basic timer control register, BTCON, before entering Stop mode. Also, if you do not want to use the basic
timer watchdog function (which causes a system reset if a basic timer counter overflow occurs), you can
disable it by writing "1010B" to the upper nibble of BTCON.
相關(guān)PDF資料
PDF描述
S3P8454-QW 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80
S3P8454-TW 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80
S3P8615-QZ 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PQFP44
S3C8618XX-AQ 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP42
S3P863A-AQ 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP42
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S3P8245XZZ-QW85 制造商:Samsung Semiconductor 功能描述:
S3P8245XZZ-TW85 制造商:Samsung Semiconductor 功能描述:
S3P8249 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS
S3P8249XZZ-QWR9 制造商:Samsung Semiconductor 功能描述:
S3P825 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-BIT CMOS MICROCONTROLLERS