- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3P8245XX-TW 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | S3P8245XX-TW |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | 12 X 12 MM, TQFP-80 |
| 文件頁數(shù)： | 167/217頁 |
| 文件大小： | 1237K |
| 代理商： | S3P8245XX-TW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁當前第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
CONTROL REGISTERS
S3C8248/C8245/P8245/C8247/C8249/P8249
4-10
IMR — Interrupt Mask Register
DDH
Set 1
Bit Identifier
.7
.6
.5
.4
.3
.2
.1
.0
RESET
RESET Value
x
Read/Write
R/W
Addressing Mode
Register addressing mode only
.7
Interrupt Level 7 (IRQ7) Enable Bit; External Interrupts P0.4–0.7
0
Disable (mask)
1
Enable (unmask)
.6
Interrupt Level 6 (IRQ6) Enable Bit; External Interrupts P0.0–0.3
0
Disable (mask)
1
Enable (unmask)
.5
Interrupt Level 5 (IRQ5) Enable Bit; Watch Timer Overflow
0
Disable (mask)
1
Enable (unmask)
.4
Interrupt Level 4 (IRQ4) Enable Bit; SIO Interrupt
0
Disable (mask)
1
Enable (unmask)
.3
Interrupt Level 3 (IRQ3) Enable Bit; Timer 1 Match/Capture or Overflow
0
Disable (mask)
1
Enable (unmask)
.2
Interrupt Level 2 (IRQ2) Enable Bit; Timer 0 Match
0
Disable (mask)
1
Enable (unmask)
.1
Interrupt Level 1 (IRQ1) Enable Bit; Timer B Match
0
Disable (mask)
1
Enable (unmask)
.0
Interrupt Level 0 (IRQ0) Enable Bit; Timer A Match/Capture or Overflow
0
Disable (mask)
1
Enable (unmask)
NOTE: When an interrupt level is masked, any interrupt requests that may be issued are not recognized by the CPU.
相關PDF資料 |
PDF描述 |
|---|---|
| S3P8454-QW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8454-TW | 8-BIT, OTPROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3P8615-QZ | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PQFP44 |
| S3C8618XX-AQ | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PDIP42 |
| S3P863A-AQ | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP42 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| S3P8245XZZ-QW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8245XZZ-TW85 | 制造商:Samsung Semiconductor 功能描述: |
| S3P8249 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:S3C8-SERIES MICROCONTROLLERS |
| S3P8249XZZ-QWR9 | 制造商:Samsung Semiconductor 功能描述: |
| S3P825 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:8-BIT CMOS MICROCONTROLLERS |
發(fā)布緊急采購，3分鐘左右您將得到回復。