- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1C88308D0A0100 MICROCONTROLLER, UUC170 PDF資料下載
參數(shù)資料
| 型號： | S1C88308D0A0100 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, UUC170 |
| 封裝： | DIE-170 |
| 文件頁數(shù)： | 270/343頁 |
| 文件大?。?/td> | 2396K |
| 代理商： | S1C88308D0A0100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁當(dāng)前第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁
S1C88348/317/316/308 TECHNICAL SOFTWARE
EPSON
II-133
APPENDIX C PROGRAMMING NOTES
(5) When the 16-bit mode has been selected, be sure
to read the counter data in the order of PTD00–
PTD07 and PTD10–PTD17. Moreover, the time
interval between reading PTD00–PTD07 and
PTD10–PTD17 should be 0.73 msec or less.
LCD Controller
(1) Since the CL and FR signals are generated
asynchronously from the output control
registers LCCLK and LCFRM, when the signals
is turned ON or OFF by setting of the registers
LCCLK and LCFRM, a hazard of a 1/2 cycle or
less is generated.
(2) When the SLP instruction is executed, display
control registers LCDC0 and LCDC1 are
automatically reset to "0" by hardware.
Furthermore, in the SLEEP status, HIGH (VDD)
level is output for the CL and FR signals. (When
registers R25D and R26D are set to "1".)
Sound Generator
(1) Since the BZ signal is generated asynchronously
from the register BZON, when the signal is
turned ON or OFF by the register setting, a
hazard of a 1/2 cycle or less is generated.
(2) The SLP instruction has executed when the BZ
signal is in the enable status (BZON = "1" or
BZSHT = "1"), an unstable clock is output from
the R50 output port terminal at the time of
return from the SLEEP status. Consequently,
when shifting to the SLEEP status, you should
set the BZ signal to the disable status (BZON =
BZSHT = "0") prior to executing the SLP
instruction.
(3) The one-shot output is only valid when the
normal buzzer output is OFF (BZON = "0")
status. The trigger is invalid during ON (BZON
= "1") status.
Analog Comparator
(1) To reduce current consumption, turn the analog
comparator OFF (CMP0ON = CMP1ON = "0")
when it is not necessary.
(2) After the analog comparator has been turned
ON, a maximum time of 3 msec is necessary
until output stabilizes. Consequently, you
should allow an adequate waiting time after
turning the analog comparator ON, before
reading the comparison result.
(3) Since the input terminals of the analog compa-
rator are common to the I/O ports, the I/O
control registers (IOC14–IOC17) corresponding
to the channel to be used must be set to the
input mode.
SVD (Supply Voltage Detection) Circuit
(1) To reduce current consumption, turn the SVD
circuit OFF (SVDON = SVDSP = "0") when it is
not necessary.
(2) When executing an SLP instruction while the
SVD circuit is operating, the stop operation of
the OSC1 oscillation circuit is kept waiting until
the sampling is completed. The two bits of
SVDON and SVDSP are automatically reset to
"0" by hardware while waiting for completion of
sampling.
Interrupt (Exception) Processing
(1) When executing the RETE instruction without
resetting the interrupt factor flag after an
interrupt has been generated, the same
interrupt will be generated. Consequently, the
interrupt factor flag corresponding to that
routine must be reset (writing "1") in the
interrupt processing routine.
(2) Beware. If the interrupt flags (I0 and I1) have
been rewritten (set to lower priority) prior to
resetting an interrupt factor flag after an
interrupt has been generated, the same
interrupt will be generated again.
(3) An exception processing vector is fixed at 2
bytes, so it cannot specify a branch destination
bank address. Consequently, to branch from
multiple banks to a common exception process-
ing routine, the front portion of an exception
processing routine must be described within the
common area (000000H–007FFFH).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C88308F0A0100 | MICROCONTROLLER, PQFP160 |
| S1C88348F | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PQFP16 |
| S1C88316D | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC172 |
| S1C88316F | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, PQFP16 |
| S1C88409D | 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。