- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25640 > S1C7XXXF00E199 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | S1C7XXXF00E199 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP |
| 文件頁數(shù)： | 116/196頁 |
| 文件大?。?/td> | 1650K |
| 代理商： | S1C7XXXF00E199 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁當(dāng)前第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
4 ADDRESS MAP
4-2
EPSON
S1C17 FAMILY S1C17 CORE MANUAL
4.2 Processor Information in the Core I/O Area
The reserved core I/O area contains the processor information described below.
4.2.1 Trap Table Base Register (TTBR, 0xffff80)
Name
Address
Register name
Bit
Function
Setting
Init. R/W
Remarks
0x0
0x0–0xFFFD00
(256 byte units)
–
TTBR23
|
TTBR0
D31–24
D23
|
D0
Unused (fixed at 0)
Trap table base address
TTBR[7:0] is fixed at 0x0.
0x0
R
Initial value is set by
the TTBR pins of the
C17 macro.
FFFF80
(L)
Trap table
base register
This is a read-only register that contains the trap table base address.
The trap table (also called a vector table) contains the vectors to the interrupt handler routines (handler routine start
address) that will be read by the S1C17 Core to execute the handler when an interrupt occurs. The boot address
from which the program starts running after a reset must be written to the top of the trap table.
4.2.2 Processor ID Register (IDIR, 0xffff84)
Name
Address
Register name
Bit
Function
Setting
Init. R/W
Remarks
0x10
IDIR7
|
IDIR0
D7
|
D0
Processor ID
0x10: S1C17 Core
0x10
R
FFFF84
(B)
Processor ID
register
This is a read-only register that contains the ID code to represent a processor model. The S1C17 Core’s ID code is
0x10.
4.2.3 Debug RAM Base Register (DBRAM, 0xffff90)
Name
Address
Register name
Bit
Function
Setting
Init. R/W
Remarks
0x0
0x0–0xFFFDC0
(64 byte units)
–
DBRAM23
|
DBRAM0
D31–24
D23
|
D0
Unused (fixed at 0)
Debug RAM base address
DBRAM[5:0] is fixed at 0x0.
0x0
R
Initial value is set in
the C17 RTL-define
DBRAM_BASE.
FFFF90
(L)
Debug RAM
base register
This is a read-only register that contains the start address of a work area (64 bytes) for debugging.
In addition to the above registers, the reserved core I/O area contains some registers for debugging. For the debug
registers, refer to Section 6.5, “Debug Circuit.”
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S2041 | PHOTO TRANSISTOR DETECTOR |
| S3P44R10 | TRIGGER OUTPUT SOLID STATE RELAY, 4000 V ISOLATION-MAX |
| S3S12P128J0VQK | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, PQFP80 |
| MC9S12P128J0CFTR | 16-BIT, FLASH, 1.05 MHz, MICROCONTROLLER, QCC48 |
| MC3S12P128J0VFTR | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, QCC48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。