- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄25640 > S1C7XXXF00E199 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | S1C7XXXF00E199 |
| 元件分類(lèi)： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP |
| 文件頁(yè)數(shù)： | 104/196頁(yè) |
| 文件大?。?/td> | 1650K |
| 代理商： | S1C7XXXF00E199 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)當(dāng)前第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)
APPENDIX
LIST
OF
S
1C
17
CORE
INSTR
UCTIONS
Ap-6
EPSON
S1C17
F
AMIL
Y
S1C17
CORE
MANU
AL
Branch Instructions
S1C17 Core Instruction Set
Opcode
jpr / jpr.d
jpa / jpa.d
jrgt / jrgt.d
jrge / jrge.d
jrlt / jrlt.d
jrle / jrle.d
jrugt / jrugt.d
jruge / jruge.d
jrult / jrult.d
jrule / jrule.d
jreq / jreq.d
jrne / jrne.d
call / call.d
calla / calla.d
ret / ret.d
int
intl
reti / reti.d
brk
retd
Operand
sign10
%rb
imm7
%rb
sign7
sign10
%rb
imm7
%rb
imm5
imm5, imm3
Function
pc
←pc+2+sign11; sign11={sign10,0} (3)
pc
←pc+2+rb (3)
pc
←imm7 (3)
pc
←rb (3)
pc
←pc+2+sign8 if !Z&!(N^V) is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if !(N^V) is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if N^V is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if Z | (N^V) is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if !Z&!C is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if !C is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if C is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if Z | C is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if Z is true; sign8={sign7,0} (3)
pc
←pc+2+sign8 if !Z is true; sign8={sign7,0} (3)
sp
←sp-4, A[sp]←pc+2(d=0)/4(d=1), pc←pc+2+sign11; sign11={sign10,0} (3)
sp
←sp-4, A[sp]←pc+2(d=0)/4(d=1), pc←pc+2+rb (3)
sp
←sp-4, A[sp]←pc+2(d=0)/4(d=1), pc←imm7 (3)
sp
←sp-4, A[sp]←pc+2(d=0)/4(d=1), pc←rb (3)
pc
←A[sp](23:0), sp←sp+4 (3)
sp
←sp-4, A[sp]←{psr, pc+2}, pc←vector(TTBR+imm5×4)
sp
←sp-4, A[sp]←{psr, pc+2}, pc←vector(TTBR+imm5×4), psr(IL)←imm3
{psr, pc}
←A[sp], sp←sp+4
A[DBRAM]
←{psr, pc+2}, A[DBRAM+4]←r0, pc←0xfffc00
r0
←A[DBRAM+4](23:0), {psr, pc}←A[DBRAM]
Cycle
3
2(.d)
3
2(.d)
2
(false)
or
3
(true)
5
2(.d)
4
3(.d)
4
3(.d)
3, 2(.d)
3
3, 2(.d)
4
EXT
4
–
2
–
1
4
–
2
–
D
–
0
1
0
1
0
1
0
1
0
1
0
1
0
d
0
1
0
1
d
0
1
0
1
0
IL
–
–
IE
–
0
0
Z
–
–
N
–
–
C
–
–
V
–
–
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
d
0
d
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Code
MSB
LSB
Mnemonic
Flags
Remarks
1) With one EXT: displacement = sign21 (= {imm13, sign7, 0}), With two EXT: displacement = sign24 (= {1st imm13(2:0), 2nd imm13, sign7, 0})
2) With one EXT: absolute address= sign20 (= {imm13, imm7}), With two EXT: absolute address = sign24 (= {1st imm13(3:0), 2nd imm13, imm7})
3) These instructions become a delayed branch instruction when the d bit in the code is set to 1 by suffixing ".d" to the opcode (jrgt.d, call.d, etc.).
4) With one EXT: displacement = sign24 (= {imm13, sign10, 0})
5) The conditional branch instructions other than delayed instructions (without ".d") are executed in two cycles when the program flow does not branch or three cycles when the program flow branches.
Immediate Extension Instruction
S1C17 Core Instruction Set
Opcode
ext
Operand
imm13
Function
Extends the immediate or operand of the following instruction.
Cycle
1
EXT
1
D
–
0 1 0
IL
–
IE
–
Z
–
N
–
C
–
V
–
Code
MSB
LSB
Mnemonic
Flags
Remarks
1) One or two ext instruction can be placed prior to the instructions that can be extended.
imm7
sign10
sign7
imm7
imm5
imm3
rb
imm13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S2041 | PHOTO TRANSISTOR DETECTOR |
| S3P44R10 | TRIGGER OUTPUT SOLID STATE RELAY, 4000 V ISOLATION-MAX |
| S3S12P128J0VQK | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, PQFP80 |
| MC9S12P128J0CFTR | 16-BIT, FLASH, 1.05 MHz, MICROCONTROLLER, QCC48 |
| MC3S12P128J0VFTR | 16-BIT, MROM, 1.05 MHz, MICROCONTROLLER, QCC48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全稱(chēng):EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全稱(chēng):EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱(chēng):EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱(chēng):EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱(chēng):EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。