參數(shù)資料
型號： ORLI10G-2BM680
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： FPGA
英文描述： FPGA, 1296 CLBS, 380000 GATES, PBGA680
封裝： PLASTIC, BGA-680
文件頁數(shù)： 41/76頁
文件大小： 1222K
代理商： ORLI10G-2BM680
46
Lattice Semiconductor
Data Sheet
January 15, 2002
and ORLI12G Gbits/s Line Interface FPSC
ORCA ORLI10G Quad 2.5 Gbits/s, 10 Gbits/s
Pin Information (continued)
This table describes the I/O signal ports on the embedded core portion of the device.
Table 16. FPSC Function Pin Description
Symbol
I/O
Description
Control and Global Pins
PLL_BYPASS
I
3.3 V active-high. Enables the bypass mode for both receive and both transmit
PLLs.
PWRDN
I
3.3 V active-high. Power down all LVDS links and both receive and both trans-
mit PLLs.
RESET_RX
I
3.3 V active-high. Resets the receive PLLs and the demultiplexer block.
RESET_TX
I
3.3 V active-high. Resets the transmit PLLs and the multplexer block.
Receive I/O Pins
RX_DAT_IN_N<15:0>
I
LVDS data input for receive side.
RX_DAT_IN_P<15:0>
I
LVDS data input for receive side.
RX_CLK_IN_N<3:0>
I
LVDS clock inputs for receive side.
RX_CLK_IN_P<3:0>
I
LVDS clock inputs for receive side.
Transmit I/O Pins
TX_DAT_OUT_N<15:0>
O
LVDS data outputs on transmit side.
TX_DAT_OUT_P<15:0>
O
LVDS data outputs on transmit side.
TX_CLK_OUT_N<3:0>
O
LVDS clock outputs on transmit side.
TX_CLK_OUT_P<3:0>
O
LVDS clock outputs on transmit side.
TX_CLK_IN_N
I
LVDS transmit reference clock input.
TX_CLK_IN_P
I
LVDS transmit reference clock input.
LVDS Input Reference Pins
LV_REF10
—
LVDS reference voltage: 1.0 V ± 3%.
LV_REF14
—
LVDS reference voltage: 1.4 V ± 3%.
LV_RESHI
—
LVDS resistor high pin (use 100 to LV_RESLO pin).
LV_RESLO
—
LVDS resistor low pin (use 100 to LV_RESHI pin).
LVCTAP_[6:1]
—
LVDS input centertap (use 0.01 F to GRD).
相關(guān)PDF資料
PDF描述
ORLI10G-3BM416 FPGA, 1296 CLBS, 380000 GATES, PBGA416
ORLI10G-3BM680 FPGA, 1296 CLBS, 380000 GATES, PBGA680
ORLI10G1BM680-DB FPGA, 1296 CLBS, 333000 GATES, PBGA680
ORLI10G2BM680-DB FPGA, 1296 CLBS, 333000 GATES, PBGA680
ORLI10G3BM680-DB FPGA, 1296 CLBS, 333000 GATES, PBGA680
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ORLI10G-2BM680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 10368 LUT 316 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORLI10G-2BM680I 功能描述:FPGA - 現(xiàn)場可編程門陣列 10368 LUT 316 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORLI10G-2BMN680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 10368 LUT 316 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORLI10G-2BMN680I 功能描述:FPGA - 現(xiàn)場可編程門陣列 10368 LUT 316 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
ORLI10G-3BM680C 功能描述:FPGA - 現(xiàn)場可編程門陣列 10368 LUT 316 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*