- 您現(xiàn)在的位置：買賣IC網 > PDF目錄11894 > MCF5485CZP200 (Freescale Semiconductor)IC MPU 32BIT COLDF 388-PBGA PDF資料下載
參數(shù)資料
| 型號： | MCF5485CZP200 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 10/34頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU 32BIT COLDF 388-PBGA |
| 標準包裝： | 40 |
| 系列： | MCF548x |
| 核心處理器： | Coldfire V4E |
| 芯體尺寸： | 32-位 |
| 速度： | 200MHz |
| 連通性： | CAN，EBI/EMI，以太網，I²C，SPI，UART/USART，USB |
| 外圍設備： | DMA，PWM，WDT |
| 輸入/輸出數(shù)： | 99 |
| 程序存儲器類型： | ROMless |
| RAM 容量： | 32K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.43 V ~ 1.58 V |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 388-BBGA |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
MCF548x ColdFire Microprocessor, Rev. 4
SDRAM Bus
Freescale Semiconductor
18
9.2
DDR SDRAM AC Timing Characteristics
When using the DDR SDRAM controller, the following timing numbers must be followed to properly latch or drive data onto
the memory bus. All timing numbers are relative to the four DQS byte lanes.
Table 12shows the DDR clock crossover specifications.
Figure 15. DDR Clock Timing Diagram
Table 12. DDR Clock Crossover Specifications
Symbol
Characteristic
Min
Max
Unit
VMP
Clock output mid-point voltage
1.05
1.45
V
VOUT
Clock output voltage level
–0.3
SD_VDD + 0.3
V
VID
Clock output differential voltage (peak to peak swing)
0.7
SD_VDD + 0.6
V
VIX
Clock crossing point voltage1
1 The clock crossover voltage is only guaranteed when using the highest drive strength option for the SDCLK[1:0]
and SDCLK[1:0] signals.
1.05
1.45
V
Table 13. DDR Timing Specifications
Symbol
Characteristic
Min
Max
Unit
Notes
501
133
MHz
2
DD1
Clock Period (tCK)7.52
12
ns
3
DD2
Pulse Width High (tCKH)
0.45
0.55
SDCLK
4
DD3
Pulse Width Low (tCKL)
0.45
0.55
SDCLK
5
DD4
Address, SDCKE, CAS, RAS, WE, SDBA, SDCS—Output
Valid (tCMV)
—0.5
× SDCLK
+1.0 ns
ns
6
DD5
Address, SDCKE, CAS, RAS, WE, SDBA, SDCS—Output Hold
(tCMH)
2.0
—
ns
DD6
Write Command to first DQS Latching Transition (tDQSS)
—
1.25
SDCLK
DD7
Data and Data Mask Output Setup (DQ
>DQS) Relative to
DQS (DDR Write Mode) (tQS)
1.0
—
ns
7
8
DD8
Data and Data Mask Output Hold (DQS
>DQ) Relative to DQS
(DDR Write Mode) (tQH)
1.0
—
ns
9
DD9
Input Data Skew Relative to DQS (Input Setup) (tIS)1
ns
10
DD10
Input Data Hold Relative to DQS (tIH)0.25 × SDCLK
+0.5ns
—ns
11
DD11
DQS falling edge to SDCLK rising (output setup time) (tDSS)0.5
—
ns
DD12
DQS falling edge from SDCLK rising (output hold time) (tDSH)0.5
—
ns
SDCLK
VIX
VMP
VIX
VID
相關PDF資料 |
PDF描述 |
|---|---|
| V24C24M100BG3 | CONVERTER MOD DC/DC 24V 100W |
| TC030090BH10238BJ1 | CAP CER 10KVP 1000PF +/-20% R85 |
| V24C24M100BG2 | CONVERTER MOD DC/DC 24V 100W |
| MCF5485CVR200 | IC MPU 32BIT COLDF 388-PBGA |
| V24C24M100BF3 | CONVERTER MOD DC/DC 24V 100W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MCF548X | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:MCF548x ColdFire㈢ Microprocessor |
| MCF548X_07 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:MCF548x ColdFire㈢ Microprocessor |
| MCF-800 STYLO | 制造商:Henkel Corporation / Multicore 功能描述:CLEANER, MCF-800, PENCIL |
| MCF-B1805F | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Chassis Mounting Transformers |
| MCFC101 | 制造商:SPC Multicomp 功能描述:FUSE CLIP 1"/1.1/4" PK100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。