
Index
MC68HC08AZ32
MOTOROLA
Index
413
PSTOP bit (PIT stop bit) . . . . . . . . . . . . . .284 PTY bit (SCI parity bit). . . . . . . . . . . . . . . .183 PULH instruction . . . . . . . . . . . . . . . . . . . . .56 pulse-width modulation (PWM) . . . . . . . . .262 initialization . . . . . . . . . . . . . . . . .241, 265 R
R8 bit (SCI received bit 8) . . . . . . . . . . . . .188 RAM . . . . . . . . . . . . . . . . . . . . . . . . . . .35–36 size. . . . . . . . . . . . . . . . . . . . . . . . . .10, 23 stack RAM . . . . . . . . . . . . . . . . . . . . . . .55 RE bit (SCI receiver enable bit). . . . . . . . .186 reset
COP . . . . . . . . . . . . . . . . . . . .77, 143, 148 external . . . . . . . . . . . . . . . . . . . . . . . . .75 external reset pin (RST). . . . . . . . . . . . .15 illegal address . . . . . . . . . . . . . . . . .78, 90 illegal opcode . . . . . . . . . . . . . . . . . .78, 90 internal . . . . . . . . . . . . . . . . . . . . . . . . .146 low-voltage inhibit (LVI) . . . . . . . . . . . . .78 power-on . . . . . . . . . . . . . . . . . . . .76, 146 ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37 security. . . . . . . . . . . . . . . . . . . . . . . . . .37 size. . . . . . . . . . . . . . . . . . . . . . . . . . . . .23 RPF bit (SCI reception in progress flag bit) . . .
RST pin . . . . . . . . . . . . . . . . . . . . . . . . . . .145 during POR timeout . . . . . . . . . . . . . . . .73 RTI instruction . . . . . . . . . . . . . . . .56, 58, 124 RWU bit (SCI receiver wake-up bit) . . . . .187 S
SBFCR
break clear flag enable bit (BCFE). . . . .90 SBK bit (SCI send break bit) . . . . . . .170, 187 SBSR
SIM break STOP/WAIT statur bit (SBSW) .
SBSW
SBSR . . . . . . . . . . . . . . . . . . . . . . . . . . .88 SCP1–SCP0 bits (SCI baud rate prescaler
bits). . . . . . . . . . . . . . . . . . . . . . . . .194 SCRF bit (SCI receiver full bit) . . . . . . . . . 190 SCRIE bit (SCI receiver interrupt enable bit) .
SCTE bit (SCI transmitter empty bit)
169, 171,
SCTIE bit (SCI transmitter interrupt enable bit)
serial communications interface module (SCI)
baud rate . . . . . . . . . . . . . . . . . . . . . . . 164 baud rate register (SCBR) . . . . . . . . . . 194 character format . . . . . . . . . . . . . . . . . 184 control register 3 (SCC3) . . . . . . . 168, 187 data register (SCDR) . . . . . . . . . . 169, 194 error conditions . . . . . . . . . . . . . . . . . . 178 framing error . . . . . . . . . . . . . . . . 177, 192 I/O pins . . . . . . . . . . . . . . . . . . . . . . . . 180 noise error . . . . . . . . . . . . . . . . . . . . . . 191 overrun error . . . . . . . . . . . . . . . . . . . . 188 parity error . . . . . . . . . . . . . . . . . . . . . . 178 status register 1 (SCS1) . . . . . . . 169, 189 status register 2 (SCS2) . . . . . . . . . . . 193 serial peripheral interface module (SPI)
baud rate . . . . . . . . . . . . . . . . . . . . . . . 226 control register (SPCR) . . . . . . . . . . . . 223 data register (SPDR) . . . . . . . . . . . . . . 229 I/O pins . . . . . . . . . . . . . . . . . . . . . . . . 220 in stop mode . . . . . . . . . . . . . . . . . . . . 218 mode fault error . . . . . . . . . . . . . . . . . . 227 overflow error. . . . . . . . . . . . . . . . . . . . 227 slave select pin . . . . . . . . . . . . . . . . . . 226 status and control register (SPSCR) . . 226 SIM counter
power-on reset. . . . . . . . . . . . . . . . . . . . 79 reset states . . . . . . . . . . . . . . . . . . . . . . 79 stop mode recovery . . . . . . . . . . . . . . . . 79 SIMOSCEN signal . . . . . . . . . . . . . . . . . . . 95 SPE bit (SPI enable bit) . . . . . . . . . . . . . . 225 SPI timing . . . . . . . . . . . . . . . . . . . . . . . . . 383 SPMSTR bit (SPI master mode bit) . 220, 224 SPR1[1:0] bits (SPI baud rate select bits). 228 SPRF bit (SPI receiver full bit) . . . . . . . . . 226