
MC68HC08AZ32
MOTOROLA
Index
407
Index
A
accumulator (A) . . . . . . . . . . . . . . . . . . . . . .53 ACK1 bit (IRQ interrupt request acknowledge
ACKK
Keyboard acknowledge bit. . . . . . . . . .304 ACQ
PBWC . . . . . . . . . . . . . . . . . . . . . . . . .108 ADC
analog ground pin (AVSS/VREFL). . . .293 analog power pin (VDDAREF) . . . . . . .293 continuous conversion . . . . . . . . . . . . .291 conversion time . . . . . . . . . . . . . . . . . .290 interrupts . . . . . . . . . . . . . . . . . . . . . . .291 port I/O pins . . . . . . . . . . . . . . . . . . . . .290 voltage conversion . . . . . . . . . . . . . . . .290 voltage in (ADVIN) . . . . . . . . . . . . . . . .293 voltage reference pin (VREFH) . . . . . .293 ADC characteristics. . . . . . . . . . . . . . . . . .382 ADC clock register (ADCLKR). . . . . . . . . .297 ADC data register (ADR). . . . . . . . . . . . . .297 ADC status and control register (ADSCR)
294ADCO - ADC
continuous conversion . . . . . . . . . . . . .295 ADICLK
ADC input clock select . . . . . . . . . . . . .298 AIEN - ADC
interrupt enable . . . . . . . . . . . . . . . . . .295 arithmetic/logic unit (ALU) . . . . . . . . . . . . . .57 AUTO
PBWC . . . . . . . . . . . . . . . . . . . . . . . . .107 B
baud rate
SCI module . . . . . . . . . . . . . . . . . . . . .195 BCFE
SBFCR . . . . . . . . . . . . . . . . . . . . . . . . . 90 BCFE bit (break clear flag enable bit)
90, 160,
BCS
PCTL . . . . . . . . . . . . . . . . . . . . . . . . . . 106 BIH instruction. . . . . . . . . . . . . . . . . . . . . . 159 BIL instruction . . . . . . . . . . . . . . . . . . . . . . 159 BKF bit (SCI break flag bit) . . . . . . . . . . . . 193 BKPT signal . . . . . . . . . . . . . . . . . . . . . . . 124 block diagram
CGM . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 break character . . . . . . . . . . . . . . . . . . . . . 170 break interrupt. . . . . . . . . . . . . . . . . . . . 80, 83 causes . . . . . . . . . . . . . . . . . . . . . . . . . 124 during wait mode . . . . . . . . . . . . . . . . . . 85 effects on COP . . . . . . . . . . . . . . 126, 148 effects on CPU . . . . . . . . . . . . . . . 58, 126 effects on PIT . . . . . . . . . . . . . . . . . . . 282 effects on SPI . . . . . . . . . . . . . . . . . . . 219 effects on TIM . . . . . . . . . . . . . . . 126, 268 effects on TIMA . . . . . . . . . . . . . . . . . . 244 flag protection during . . . . . . . . . . . . . . . 84 break module
break address registers (BRKH/L). . . 124, break status and control register (BRK-
SCR) . . . . . . . . . . . . . . . . . 124, 127 break signal. . . . . . . . . . . . . . . . . . . . . . . . 136 BRKA bit (break active bit) . . . . . . . . 124, 127 BRKE bit (break enable bit) . . . . . . . . . . . 127 bus frequency . . . . . . . . . . . . . . . . . . . . . . . 52 bus timing . . . . . . . . . . . . . . . . . . . . . . . . . . 73 C
C bit
CCR. . . . . . . . . . . . . . . . . . . . . . . . . . . . 57