- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45001 > LUCW3000CCN PLL FREQUENCY SYNTHESIZER, 2200 MHz, PDSO14 PDF資料下載
參數(shù)資料
| 型號(hào)： | LUCW3000CCN |
| 元件分類： | PLL合成/DDS/VCOs |
| 英文描述： | PLL FREQUENCY SYNTHESIZER, 2200 MHz, PDSO14 |
| 封裝： | TSSOP-14 |
| 文件頁數(shù)： | 28/28頁 |
| 文件大?。?/td> | 326K |
| 代理商： | LUCW3000CCN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁
Advance Data Sheet
December 1999
W3000 PLL Dual-Band Frequency Synthesizer
Lucent Technologies Inc.
9
Serial Data Input
The PLL is programmed via a 3-wire serial bus, utilizing a data pin (DAT), a clock pin (CLK), and a latch pin
(LAT).
Serial Bus Timing Information
tCS
tCH
tLWH
tLS
V
MSB
LSB
MSB – 1
DAT
CLK
tLL
tCWH
tCWL
LAT
OR
LAT
t
Figure 5. Serial Bus Timing Diagram
Table 5. Serial Bus Timing Information
Symbol
Parameter
Min
Typ
Max
Unit
tCS
Data to Clock Setup Time
33
—
ns
tCH
Data to Clock Hold Time
10
—
ns
tCWH
Clock Pulse Width High
33
—
ns
tCWL
Clock Pulse Width Low
33
—
ns
tLS
Clock Falling Edge to Latch High Setup Time
0
—
ns
tLWH
Latch Pulse Width
50
—
ns
tLL
Latch to Clock Setup Time
33
—
ns
fCLK
Clock Input Frequency
—
10
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LUCW3000CCN-TR | PLL FREQUENCY SYNTHESIZER, 2200 MHz, PDSO14 |
| LUW025F-S | 1-OUTPUT 16.5 W DC-DC REG PWR SUPPLY MODULE |
| LUW025F6 | 1-OUTPUT 16.5 W DC-DC REG PWR SUPPLY MODULE |
| LUW025F | 1-OUTPUT 16.5 W DC-DC REG PWR SUPPLY MODULE |
| LUW025A-S | 1-OUTPUT 25 W DC-DC REG PWR SUPPLY MODULE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LUCW3000CCN-TR | 制造商:AGERE 制造商全稱:AGERE 功能描述:W3000 PLL Dual-Band Frequency Synthesizer |
| LUCW3011FCL | 制造商:AGERE 制造商全稱:AGERE 功能描述:1 GHz Quadrature Modulator |
| LUCW3020CCS | 制造商:AGERE 制造商全稱:AGERE 功能描述:GSM Multiband RF Transceiver |
| LUCW3020CCS-DB | 制造商:AGERE 制造商全稱:AGERE 功能描述:GSM Multiband RF Transceiver |
| LUCW3030ACA | 制造商:AGERE 制造商全稱:AGERE 功能描述:W3030 3 V Dual-Mode IF Cellular Receiver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。