- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369586 > KP80524NY450128 Microprocessor PDF資料下載
參數(shù)資料
| 型號： | KP80524NY450128 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 30/81頁 |
| 文件大小： | 598K |
| 代理商： | KP80524NY450128 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁
Mobile Intel
Celeron Processor (0.18μ) in BGA2 and Micro-PGA2 Packages
Datasheet
Order Number#249563-001
30
Table 17. Reset Configuration AC Specifications
T
J
= 0°C to 100°C; V
CC
= 1.10V ±80 mV or 1.35V ±100 mV or 1.60V ±115 mV; V
CCT
= 1.50V ±115 mV
Symbol
Parameter
Min Max Unit
Figure
Figure 8.
Figure 9
Notes
T16
Reset Configuration Signals (A[15:5]#, BREQ0#,
FLUSH#, INIT#, PICD0) Setup Time
4
BCLKs
Before
deassertion of
RESET#
T17
Reset Configuration Signals (A[15:5]#, BREQ0#,
FLUSH#, INIT#, PICD0) Hold Time
2
20
BCLKs
Figure 8.
Figure 9
After clock that
deasserts
RESET#
T18
RESET#/PWRGOOD Setup Time
1
ms
Figure 10 Before
deassertion of
RESET#
NOTE:
At least 1 ms must pass after PWRGOOD rises above V
IH25,min
from Table 12 and BCLK meets its
AC timing specification until RESET# may be deasserted.
相關PDF資料 |
PDF描述 |
|---|---|
| RH8053GC017512 | Microprocessor |
| RH8053GC021512 | Microprocessor |
| RH8053GC025512 | Microprocessor |
| RH8053GC029512 | Microprocessor |
| RH8053GC033512 | Microprocessor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| KP80526NY700128 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Intel 功能描述: |
| KP80S 3601F200 | 制造商:STKE 功能描述: |
| KP80S 3602F100 | 制造商:STKE 功能描述: |
| KP80S1801F100 | 制造商:STK ELECTRONICS 功能描述: |
| KP80S2202J600 | 制造商:n/a 功能描述:AF322X600 5% |
發(fā)布緊急采購，3分鐘左右您將得到回復。