參數(shù)資料
型號(hào)： ISPMACH4ACPLDFAMILY
廠商： Lattice Semiconductor Corporation
英文描述： High Performance E 2 CMOS In-System Programmable Logic
中文描述： 高的E 2的CMOS在系統(tǒng)可編程邏輯
文件頁(yè)數(shù)： 51/62頁(yè)
文件大?。?/td> 1180K
代理商： ISPMACH4ACPLDFAMILY
ispMACH 4A Family
51
208-PIN PQFP CONNECTION DIAGRAM (M4A(3,5)-256/128 AND
M4A3-256/160)
Top View
208-Pin PQFP
C7
C6
C5
C4
C3
C2
C1
C0
D7
D6
D5
D4
D3
D2
D1
D0
E0
E1
E2
E3
E4
E5
E6
E7
F0
F1
F2
F3
F4
F5
F6
F7
GND
TDI
I/O16
I/O17
I/O18
I/O19
I/O20
I/O21
I/O22
I/O23
VCC
GND
I/O24
I/O25
I/O26
I/O27
I/O28
I/O29
I/O30
I/O31
I2
I3
GND
VCC
VCC
GND
GND
VCC
VCC
GND
I4
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
I/O38
I/O39
GND
VCC
I/O40
I/O41
I/O42
I/O43
I/O44
I/O45
I/O46
I/O47
TMS
TCK
GND
G
I
I
I
I
I
I
I
I
G
V
I
I
I
I
I
I
I
I
I
I
C
V
G
G
V
V
G
G
V
C
I
I
I
I
I
I
I
I
I
I
V
G
I
I
I
I
I
I
I
I
G
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
G
G
G
G
G
G
G
G
H
H
H
H
H
H
H
H
I
I
I
I
I
I
I
I
J
J
J
J
J
J
J
J
5
5
5
5
5
5
5
6
6
6
6
6
6
6
6
6
6
7
7
7
7
7
7
7
7
7
7
8
8
8
8
8
8
8
8
8
8
9
9
9
9
9
9
9
9
9
9
1
1
1
1
1
N7
N6
N5
N4
N3
N2
N1
N0
M7
M6
M5
M4
M3
M2
M1
M0
L0
L1
L2
L3
L4
L5
L6
L7
K0
K1
K2
K3
K4
K5
K6
K7
B
B
B
B
B
B
B
B
A
A
A
A
A
A
A
A
P
P
P
P
P
P
P
P
O
O
O
O
O
O
O
O
G
I
I
I
I
I
I
I
I
G
V
I
I
I
I
I
I
I
I
I
I
C
V
G
G
V
V
G
G
V
C
I
I
I
I
I
I
I
I
I
I
V
G
I
I
I
I
I
I
I
I
G
GND
TDO
TRST
I/O111
I/O110
I/O109
I/O108
I/O107
I/O106
I/O105
I/O104
VCC
GND
I/O103
I/O102
I/O101
I/O100
I/O99
I/O98
I/O97
I/O96
I11
GND
VCC
VCC
GND
GND
VCC
VCC
GND
I10
I9
I/O95
I/O94
I/O93
I/O92
I/O91
I/O90
I/O89
I/O88
GND
VCC
I/O87
I/O86
I/O85
I/O84
I/O83
I/O82
I/O81
I/O80
ENABLE
GND
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
2
2
2
2
2
2
2
2
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
RECOMMEND TO TIE TO VCC
M4A(3, 5)-
256/128
RECOMMEND TO TIE TO GND
PIN DESIGNATIONS
CLK
GND
I
I/O
N/C
VCC
TDI
TCK
TMS
TDO
TRST
ENABLE
=
=
=
=
=
=
=
=
=
=
=
=
I/O Cell
PAL Block
Clock
Ground
Input
Input/Output
No Connect
Supply Voltage
Test Data In
Test Clock
Test Mode Select
Test Data Out
Test Reset
Program
C
7
M4A3-256/160
GND
TDI
I/O20
I/O21
I/O22
I/O23
I/O24
I/O25
I/O26
I/O27
VCC
GND
I/O28
I/O29
I/O30
I/O31
I/O32
I/O33
I/O34
I/O35
I/O36
I/O37
GND
VCC
I/O38
I/O39
I/O40
I/O41
I/O42
GND
I/O43
I/O44
I/O45
I/O46
I/O47
I/O48
I/O49
I/O50
I/O51
GND
VCC
I/O52
I/O53
I/O54
I/O55
I/O56
I/O57
I/O58
I/O59
TMS
TCK
GND
C15
C14
C13
C12
C11
C10
C9
C8
C7
C6
C5
C4
C3
C2
C1
C0
D14
D12
D6
D4
E0
E2
E6
E10
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
F10
F11
F12
F13
F14
F15
GND
TDO
NC
I/O139
I/O138
I/O137
I/O136
I/O135
I/O134
I/O133
I/O132
VCC
GND
I/O131
I/O130
I/O129
I/O128
I/O127
I/O126
I/O125
I/O124
I/O123
GND
I/O122
I/O121
I/O120
I/O119
I/O118
VCC
GND
I/O117
I/O116
I/O115
I/O114
I/O113
I/O112
I/O111
I/O110
I/O109
I/O108
GND
VCC
I/O107
I/O106
I/O105
I/O104
I/O103
I/O102
I/O101
I/O100
NC
GND
N15
N14
N13
N12
N11
N10
N9
N8
N7
N6
N5
N4
N3
N2
N1
N0
M10
M6
M2
M0
L4
L6
L12
L14
K0
K1
K2
K3
K4
K5
K6
K7
K8
K9
K10
K11
K12
K13
K14
K15
G
I
I
I
I
I
I
I
I
G
V
I
I
I
I
I
I
I
I
I
I
C
V
G
I
I
I
I
G
V
C
I
I
I
I
I
I
I
I
I
I
V
G
I
I
I
I
I
I
I
I
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
H
H
H
H
I
I
I
I
J
J
J
J
J
J
J
J
J
J
J
J
J
J
J
J
G
I
I
I
I
I
I
I
I
G
V
I
I
I
I
I
I
I
I
I
I
C
V
G
I
I
I
I
G
V
C
I
I
I
I
I
I
I
I
I
I
V
G
I
I
I
I
I
I
I
I
G
B
B
B
B
B
B
B
B
B
B
B
B
B
B
B
B
A
A
A
A
P
P
P
P
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
17466G-044
相關(guān)PDF資料
PDF描述
ISPPAC-CLK5520V-01TN100C Linear Array Light; LED Color:Green; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No; Supply Current:1.6A; Supply Voltage:24VDC; Wavelength:530nm
ISPPAC-CLK55xx In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48C In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48I In-System Programmable Clock Generator with Universal Fan-Out Buffer
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPNANO S3 KIT 功能描述:ISP PORTABLE PROGRAMMER RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 內(nèi)電路編程器、仿真器以及調(diào)試器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 19/Jul/2010 標(biāo)準(zhǔn)包裝:1 系列:* 類(lèi)型:* 適用于相關(guān)產(chǎn)品:* 所含物品:*
ISPNANO UPG17 功能描述:ISP NANO DEVICE LIB UPGRAGE RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類(lèi)型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG10AR 功能描述:ISP NANO RUN TIME LICENSE RoHS:否 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類(lèi)型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG18 功能描述:ISP PORTABLE PROGRAMMER USB RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 軟件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:ISE® 設(shè)計(jì)套件 類(lèi)型:訂閱 適用于相關(guān)產(chǎn)品:Xilinx FPGAs 其它名稱(chēng):Q4986209T1081384
ISPNANO-UPG7 功能描述:JTAG ISP UPGRADE FOR ATMEL AVR RoHS:否 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類(lèi)型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*