參數(shù)資料
型號(hào)： ISPMACH4ACPLDFAMILY
廠商： Lattice Semiconductor Corporation
英文描述： High Performance E 2 CMOS In-System Programmable Logic
中文描述： 高的E 2的CMOS在系統(tǒng)可編程邏輯
文件頁(yè)數(shù)： 46/62頁(yè)
文件大小： 1180K
代理商： ISPMACH4ACPLDFAMILY
46
ispMACH 4A Family
100-PIN PQFP CONNECTION DIAGRAM (M4A(3,5)-128/64)
Top View
100-Pin PQFP
PIN DESIGNATIONS
I/CLK = Input or Clock
GND = Ground
I
= Input
I/O
= Input/Output
V
CC
TDI
= Supply Voltage
= Test Data In
TCK
= Test Clock
TMS
= Test Mode Select
TDO
= Test Data Out
TRST = Test Reset
ENABLE = Program
I
A
A
A
A
A
A
A
A
D
D
D
D
D
D
D
D
I
I
I
I
I
I
I
V
C
G
G
V
C
I
I
I
I
I
I
I
I
H
H
H
H
H
H
H
H
GND
GND
TDI
I5
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
IO/CLK0
V
CC
V
CC
GND
GND
I1/CLK1
I/O16
I/O17
I/O18
I/O19
I/O20
I/O21
I/O22
I/O23
TMS
TCK
GND
GND
B7
B6
B5
B4
B3
B2
B1
B0
C0
C1
C2
C3
C4
C5
C6
C7
28
29
30
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
1
2
3
9
9
1
(
3
3
3
3
3
3
3
3
3
4
4
4
4
4
4
4
4
4
4
5
9
9
9
9
9
9
9
9
8
8
(
8
(
8
(
8
(
8
(
8
(
8
(
8
(
I/O46
I/O45
I/O44
I/O43
I/O42
I/O41
I/O40
I2
ENABLE
GND
GND
GND
TD0
TRST
I/O55
I/O54
I/O53
I/O52
I/O51
I/O50
I/O49
I/O48
I4/CLK3
GND
GND
V
CC
V
CC
G7
G6
G5
G4
G3
G2
G1
G0
I3/CLK2
I/O47
F1
F2
F3
F4
F5
F6
F7
F0
GND
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
80
79
78
I
I
I
I
I
I
I
I
G
G
I
I
I
I
I
I
I
I
E
E
E
E
E
E
E
E
(83)
(12)
(13)
(14)
(15)
(16)
(17)
(18)
(19)
(20)
(23)
(24)
(25)
(26)
(27)
(28)
(29)
(30)
(31)
(
(
(
(
(
(
(
(
(
(
(
(
(
(
(
(
(62)
(61)
(60)
(59)
(58)
(57)
(56)
(55)
(54)
(41)
(73)
(72)
(71)
(70)
(69)
(68)
(67)
(66)
(65)
(
(
(
(
(
(
(
V
C
V
C
I/O Cell
PAL Block
C
7
17466G-031
相關(guān)PDF資料
PDF描述
ISPPAC-CLK5520V-01TN100C Linear Array Light; LED Color:Green; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No; Supply Current:1.6A; Supply Voltage:24VDC; Wavelength:530nm
ISPPAC-CLK55xx In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48C In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48I In-System Programmable Clock Generator with Universal Fan-Out Buffer
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPNANO S3 KIT 功能描述:ISP PORTABLE PROGRAMMER RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 內(nèi)電路編程器、仿真器以及調(diào)試器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 19/Jul/2010 標(biāo)準(zhǔn)包裝:1 系列:* 類型:* 適用于相關(guān)產(chǎn)品:* 所含物品:*
ISPNANO UPG17 功能描述:ISP NANO DEVICE LIB UPGRAGE RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG10AR 功能描述:ISP NANO RUN TIME LICENSE RoHS:否 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG18 功能描述:ISP PORTABLE PROGRAMMER USB RoHS:是 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 軟件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:ISE® 設(shè)計(jì)套件 類型:訂閱 適用于相關(guān)產(chǎn)品:Xilinx FPGAs 其它名稱:Q4986209T1081384
ISPNANO-UPG7 功能描述:JTAG ISP UPGRADE FOR ATMEL AVR RoHS:否 類別:編程器，開(kāi)發(fā)系統(tǒng) >> 知識(shí)產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*