參數(shù)資料
型號： ISPMACH4ACPLDFAMILY
廠商： Lattice Semiconductor Corporation
英文描述： High Performance E 2 CMOS In-System Programmable Logic
中文描述： 高的E 2的CMOS在系統(tǒng)可編程邏輯
文件頁數(shù)： 40/62頁
文件大小： 1180K
代理商： ISPMACH4ACPLDFAMILY
40
ispMACH 4A Family
Notes:
1. See “Switching Test Circuit” document on the Literature Download page of the Lattice web site.
2. This parameter does not apply to flip-flops in the emulated mode since the feedback path is required for emulation.
CAPACITANCE
1
Note:
1. These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified
where this parameter may be affected.
Frequency:
f
MAXS
External feedback, D-type, Mn of
1/(t
WLS
+ t
WHS
) or 1/(t
SS
+ t
COS
)
External feedback, T-type, Mn of 1/(t
WLS
+ t
WHS
) or 1/(t
SST
+ t
COS
)
Internal feedback (f
CNT
), D-type, Mn of
1/(t
WLS
+ t
WHS
) or 1/(t
SS
+ t
COSi
)
Internal feedback (f
CNT
), T-type, Mn of
1/(t
WLS
+ t
WHS
) or 1/(t
SST
+ t
COSi
)
No feedback
2
, Mn of 1/(t
WLS
+ t
WHS
),
1/(t
SS
+ t
HS
) or 1/(t
SST
+ t
HS
)
External feedback, D-type, Mn of 1/
(t
WLA
+ t
WHA
) or 1/(t
SA
+ t
COA
)
External feedback, T-type, Mn of 1/(t
WLA
+ t
WHA
) or 1/(t
SAT
+ t
COA
)
Internal feedback (f
CNTA
), D-type, Mn of
1/(t
WLA
+ t
WHA
) or 1/(t
SA
+ t
COAi
)
Internal feedback (f
CNTA
), T-type, Mn of
1/(t
WLA
+ t
WHA
) or 1/(t
SAT
+ t
COAi
)
No feedback
2
, Mn of 1/(t
WLA
+ t
WHA
),
1/(t
SA
+ t
HA
) or 1/(t
SAT
+ t
HA
)
Maximuminput register frequency Mn
of 1/(t
WIRH
+ t
WIRL
) or 1/(t
SIRS
+ t
HIRS
)
143
133
125
118
95.2
87.0
74.1
60.6
MHz
125
125
118
111
87.0
80.0
69.0
57.1
MHz
182
167
160
154
125
118
95.0
74.1
MHz
154
154
148
143
111
105
87.0
69.0
MHz
250
250
200
200
154
125
100
83.3
MHz
f
MAXA
111
111
108
100
83.3
66.7
55.6
43.5
MHz
105
105
102
95.2
76.9
62.5
52.6
41.7
MHz
133
133
125
125
105
83.3
66.7
50.0
MHz
125
125
125
118
95.2
76.9
62.5
47.6
MHz
167
167
143
143
125
100
62.5
55.6
MHz
f
MAXI
167
167
143
143
125
100
83.3
83.3
MHz
Parameter Symbol
Parameter Description
Test Conditions
Typ
Unit
C
IN
C
I/O
Input capacitance
V
IN
=2.0 V
V
OUT
=2.0V
3.3 V or 5 V 25°C, 1 MHz
6
pF
Output capacitance
3.3 V or 5 V 25°C, 1 MHz
8
pF
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES
1
(CONTINUED)
-5
-55
-6
-65
-7
-10
-12
-14
Unit
Min Max Min Max Min Max Min Max Min Max Min Max Min Max Min Max
相關(guān)PDF資料
PDF描述
ISPPAC-CLK5520V-01TN100C Linear Array Light; LED Color:Green; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No; Supply Current:1.6A; Supply Voltage:24VDC; Wavelength:530nm
ISPPAC-CLK55xx In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48C In-System Programmable Clock Generator with Universal Fan-Out Buffer
ISPPAC-CLK5510V-01T48I In-System Programmable Clock Generator with Universal Fan-Out Buffer
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPNANO S3 KIT 功能描述:ISP PORTABLE PROGRAMMER RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 內(nèi)電路編程器、仿真器以及調(diào)試器 系列:- 產(chǎn)品變化通告:Development Systems Discontinuation 19/Jul/2010 標(biāo)準(zhǔn)包裝:1 系列:* 類型:* 適用于相關(guān)產(chǎn)品:* 所含物品:*
ISPNANO UPG17 功能描述:ISP NANO DEVICE LIB UPGRAGE RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 知識產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG10AR 功能描述:ISP NANO RUN TIME LICENSE RoHS:否 類別:編程器，開發(fā)系統(tǒng) >> 知識產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
ISPNANO-UPG18 功能描述:ISP PORTABLE PROGRAMMER USB RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 軟件 系列:* 標(biāo)準(zhǔn)包裝:1 系列:ISE® 設(shè)計套件 類型:訂閱 適用于相關(guān)產(chǎn)品:Xilinx FPGAs 其它名稱:Q4986209T1081384
ISPNANO-UPG7 功能描述:JTAG ISP UPGRADE FOR ATMEL AVR RoHS:否 類別:編程器，開發(fā)系統(tǒng) >> 知識產(chǎn)權(quán) (IP) 系列:* 標(biāo)準(zhǔn)包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*