8 GHz fractional syntHesizer For price" />
參數(shù)資料
型號: HMC703LP4E
廠商: Hittite Microwave Corporation
文件頁數(shù): 36/58頁
文件大?。?/td> 0K
描述: IC FRACT-N PLL W/SWEEPR 24QFN
標(biāo)準(zhǔn)包裝: 1
類型: 整數(shù) N/小數(shù) N 分頻
PLL:
輸入: CMOS
輸出: CMOS
電路數(shù): 1
比率 - 輸入:輸出: 1:1
差分 - 輸入:輸出: 是/無
頻率 - 最大: 8GHz
除法器/乘法器: 是/無
電源電壓: 3.3V,5V
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 24-VQFN 裸露焊盤
供應(yīng)商設(shè)備封裝: 24-QFN 裸露焊盤(4x4)
包裝: 標(biāo)準(zhǔn)包裝
其它名稱: 1127-1065-6
P
LL
s
-
s
M
T
6 - 41
HMC703LP4E
v02.0813
8 GHz fractional syntHesizer
For price, delivery and to place orders: Hittite Microwave Corporation, 2 Elizabeth Drive, Chelmsford, MA 01824
978-250-3343 978-250-3373 fax Order On-line at www.hittite.com
Application Support: pll@hittite.com
HMc Mode - serial Port reaD operation
A typical HMC Mode READ cycle is shown in Figure 42.
a. The Master (host) asserts both sEN (serial Port Enable) and sDI to indicate a READ cycle, followed
by a rising edge sCK. Note: The Lock Detect (LD) function is usually multiplexed onto the LD_sDO
pin. It is suggested that LD only be considered valid when sEN is low. In fact LD will not toggle until
the first active data bit toggles on LD_sDO, and will be restored immediately after the trailing edge
of the LsB of serial data out as shown in Figure 42.
b. The slave (synthesizer) reads sDI on the 1st rising edge of sCK after sEN. sDI high initiates the
READ cycle (RD)
c. Host places the six address bits on the next six falling edges of sCK, MsB first.
d. slave registers the address bits on the next six rising edges of sCK (2-7).
e. slave switches from Lock Detect and places the requested 24 data bits on sD_LDO on the next 24
rising edges of sCK (8-31), MsB first .
f.
Host registers the data bits on the next 24 falling edges of sCK (8-31).
g. slave restores Lock Detect on the 32nd rising edge of sCK.
h. sEN is cleared after a minimum delay of t6. This completes the cycle.
table 10. sPi HMc Mode - read timing characteristics
Parameter
Conditions
Min.
Typ.
Max.
Units
t1
t2
t3
t4
t5
t6
sEN to sCK setup time
sDI setup to sCK time
sCK to sDI hold time
sEN low duration
sCK to sDO delay
sCK to sEN fall
8
3
20
10
8.2ns+0.2ns/pF
ns
Figure 42. HMC Mode Serial Port Timing Diagram - READ
相關(guān)PDF資料
PDF描述
HMC704LP4E IC FRACT-N PLL 16BIT 24QFN
HMC830LP6GE IC FRACT-N PLL W/VCO 40QFN
HMP8117CNZ IC VIDEO DECODER NTSC/PAL 80PQFP
HMP8156ACNZ IC VIDEO ENCODER NTSC/PAL 64MQFP
HSP45102SC-40Z IC OSC NCO 40MHZ 28-SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HMC703LP4ETR 制造商:Hittite Microwave Corp 功能描述:IC FRACT-N PLL W/SWEEPR 24QFN 制造商:Hittite Microwave Corp 功能描述:8 GHz Fractional-N PLL with Sweeper
HMC7043LP7FE 功能描述:IC FRACT-N PLL W/SWEEPR 48LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶(CT) 零件狀態(tài):新產(chǎn)品 類型:* PLL:是 輸入:時鐘 輸出:CML,LVDS,LVPECL 電路數(shù):1 比率 - 輸入:輸出:1:14 差分 - 輸入:輸出:是/是 頻率 - 最大值:3.2GHz 分頻器/倍頻器:是/無 電壓 - 電源:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-VFQFN 裸露焊盤,CSP 供應(yīng)商器件封裝:48-LFCSP(7x7) 標(biāo)準(zhǔn)包裝:1
HMC7043LP7FETR 功能描述:IC FRACT-N PLL W/SWEEPR 48LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶(CT) 零件狀態(tài):在售 類型:時鐘緩沖器 PLL:是 輸入:時鐘 輸出:CMOS,LVDS,LVPECL 電路數(shù):1 比率 - 輸入:輸出:1:14 差分 - 輸入:輸出:是/是 頻率 - 最大值:3.2GHz 分頻器/倍頻器:是/無 電壓 - 電源:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-VFQFN 裸露焊盤,CSP 供應(yīng)商器件封裝:48-LFCSP(7x7) 標(biāo)準(zhǔn)包裝:1
HMC7044LP10BETR 功能描述:IC JITTER ATTENUATOR 68LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶(CT) 零件狀態(tài):在售 類型:漂移衰減器 PLL:是 輸入:CML,CMOS,LVDS,LVPECL 輸出:CML,LVDS,LVPECL 電路數(shù):1 比率 - 輸入:輸出:4:14 差分 - 輸入:輸出:是/是 頻率 - 最大值:3.2GHz 分頻器/倍頻器:是/無 電壓 - 電源:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:68-VFQFN 裸露焊盤,CSP 供應(yīng)商器件封裝:68-LFCSP-VQ(10x10) 標(biāo)準(zhǔn)包裝:1
HMC704LP4E 功能描述:IC FRACT-N PLL 16BIT 24QFN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 頻率合成器 PLL:是 輸入:晶體 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/無 頻率 - 最大:1GHz 除法器/乘法器:是/無 電源電壓:4.5 V ~ 5.5 V 工作溫度:-20°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-LSSOP(0.175",4.40mm 寬) 供應(yīng)商設(shè)備封裝:16-SSOP 包裝:帶卷 (TR) 其它名稱:NJW1504V-TE1-NDNJW1504V-TE1TR