- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381841 > FDC37C67X (STANDARD MICROSYSTEMS CORP) ENHANCED SUPER I/O CONTROLLER WITH FAST IR PDF資料下載
參數(shù)資料
| 型號： | FDC37C67X |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | ENHANCED SUPER I/O CONTROLLER WITH FAST IR |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP100 |
| 封裝： | QFP-100 |
| 文件頁數(shù)： | 153/194頁 |
| 文件大小： | 546K |
| 代理商： | FDC37C67X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁當(dāng)前第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
153
Table 64 - Auxilliary I/O, Logical Device 8 [Logical Device Number = 0x08]
NAME
REG
INDEX
Bit[3] Reserved
Bit[4] EN_P12: Enable 8042 P1.2 to route internally
to nSMI. 0=Do not route to nSMI, 1=Enable
routing to nSMI.
Bit[5] Reserved
Bit[6] EN_SMI_S: Enables nSMI Interrupt onto
Serial IRQ.
Bit[7] EN_SMI_P: Enables nSMI Interrupt onto
Parallel Interrupt Pin IRQ10. 0=SMI pin
floats, 1=Output onto nSMI GPI/O pin.
SMI Status
Register 1
inputs.
DEFINITION
STATE
Default = 0x00
on Vcc POR
0xB6 R/W
This register is used to read the status of the SMI
The following bits must be cleared at their source.
Bit[0] Reserved
Bit[1] PINT (Parallel Port Interrupt)
Bit[2] U2INT (UART 2 Interrupt)
Bit[3] U1INT (UART 1 Interrupt)
Bit[4] FINT (Floppy Disk Controller Interrupt)
Bit[5] Reserved
Bit[6] Reserved
Bit[7] WDT (Watch Dog Timer)
This register is used to read the status of the SMI
inputs.
Bit[0] MINT: Mouse Interrupt. Cleared at source.
Bit[1] KINT: Keyboard Interrupt. Cleared at source.
Bit[2] IRINT: This bit is set by a transition on the IR
pin (RDX2 or IRRX as selected in CR L5-F1-
B6 i.e., after the MUX). Cleared by a read of
this register.
Bit[3] Reserved
Bit[4] P12: 8042 P1.2. Cleared at source
Bit[7:5] Reserved
Bits[7:0] Reserved
C
SMI Status
Register 2
Default = 0x00
on Vcc POR
0xB7 R/W
C
Default = 0x00
on VTR POR
Pin Multiplex
Controls
0xB8 R/W
C
Default = 0x06 on
Vcc POR
0xC0
Bit[0] IR Mode Select
Bit[1] DMA 3 Select
Bit[2] Serial IRQ Select
Bit[3] 8042 Select
Bit[4] IRRX 3 Select
Bit[5:7] Reserved
Bit[0] Force Change 0
Force Disk Change
0xC1
C,R
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FDC37C957FR | ULTRA I/O CONTROLLER FOR PORTABLE APPLICATIONS |
| FDC37M600 | ENHANCED SUPER I/O CONTROLLER WITH INFRARED SUPPORT |
| FDC37M601 | ENHANCED SUPER I/O CONTROLLER WITH INFRARED SUPPORT |
| FDC37M602 | ENHANCED SUPER I/O CONTROLLER WITH INFRARED SUPPORT |
| FDC37M603 | ENHANCED SUPER I/O CONTROLLER WITH INFRARED SUPPORT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FDC37C682QFP | 制造商:SMSC 功能描述: |
| FDC37C68X | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral (Multifunction) Controller |
| FDC37C75LJP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Floppy Disk Controller |
| FDC37C77 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| FDC37C78 | 制造商:SMSC 制造商全稱:SMSC 功能描述:Floppy Disk Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。