- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄19497 > DSP56321VL275 (Freescale Semiconductor)IC DSP 24BIT 275MHZ 196-MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56321VL275 |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 41/84頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 24BIT 275MHZ 196-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 126 |
| 系列： | DSP56K/Symphony |
| 類(lèi)型： | 定點(diǎn) |
| 接口： | 主機(jī)接口，SSI，SCI |
| 時(shí)鐘速率： | 275MHz |
| 非易失內(nèi)存： | ROM（576 B） |
| 芯片上RAM： | 576kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.60V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 196-FBGA |
| 供應(yīng)商設(shè)備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)當(dāng)前第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)
DSP56321 Technical Data, Rev. 11
2-26
Freescale Semiconductor
Specifications
2.4.9
Timer Timing
Figure 2-25.
ESSI Receiver Timing
Table 2-13.
Timer Timings
No.
Characteristics
Expression
200 MHz
220 MHz
240 MHz
Unit
Min
Max
Min
Max
Min
Max
Min
Max
480
TIO Low
2
× TC + 2.0
12.0
—
11.1
—
10.3
—
9.27
—
ns
481
TIO High
2
× TC + 2.0
12.0
—
11.1
—
10.3
—
9.27
—
ns
486
Synchronous delay time from Timer input
rising edge to the external memory
address out valid caused by the first
interrupt instruction execution
10.25
× T
C + 10.0
61.2
5
—56.6
4
—52.7
4
—47.2
7
—ns
Notes:
1.
VCCQH = 3.3 V ± 0.3 V, VCCQL = 1.6 V ± 0.1 V; TJ = –40°C to +100 °C, CL = 50 pF
2.
The maximum frequency of pulses generated by a timer will be defined after device characterization is completed.
3.
In the timing diagrams below, TIO is drawn using the rising edge as the reference. TIO polarity is programmable in the Timer
Control/Status Register (TCSR). Refer to the
DSP56321 Reference Manual for details.
Last Bit
First Bit
430
432
433
437
438
440
439
443
441
442
443
445
444
431
434
RXC
(Input/
Output)
FSR (Bit)
Out
FSR
(Word)
Out
Data In
FSR (Bit)
In
FSR
(Word)
In
Flags In
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HCM03DSUN | CONN EDGECARD 6POS .156 DIP SLD |
| GMA50DRST-S288 | CONN EDGECARD 100POS .125 EXTEND |
| ABM36DRST-S288 | CONN EDGECARD EXTEND 72POS .156 |
| ACM28DTAH-S189 | CONN EDGECARD 56POS R/A .156 SLD |
| DSP56321VL240 | IC DSP 24BIT 240MHZ 196-MAPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56321VL275 | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor (DSP) IC |
| DSP56362 | 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56362AD | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56362D | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56362EVMUPUM | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:DSP56362EVMUPUM DPSD56362EVM Upgrade Manual Revision 3.1 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。