- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16425 > CDB42L51 (Cirrus Logic Inc)BOARD EVAL FOR CS42L51 CODEC PDF資料下載
參數(shù)資料
| 型號： | CDB42L51 |
| 廠商： | Cirrus Logic Inc |
| 文件頁數(shù)： | 37/43頁 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR CS42L51 CODEC |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 音頻編解碼器 |
| 嵌入式： | 是，其它 |
| 已用 IC / 零件： | CS42L51，CS8406，CS8415 |
| 主要屬性： | 立體聲數(shù)字音頻發(fā)射器和接收器 |
| 次要屬性： | 圖形用戶界面，S/PDIF 接口 |
| 已供物品： | 板，CD |
| 相關(guān)產(chǎn)品： | CS42L51-DNZR-ND - IC CODEC STEREO W/HDPN AMP 32QFN 598-1627-ND - IC CODEC STEREO W/HDPN AMP 32QFN CS42L51-CNZR-ND - IC CODEC LOW-V 24BIT 32-QFP 598-1045-ND - IC CODEC STEREO W/HDPN AMP 32QFN |
| 其它名稱： | 598-1005 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁
42
DS679F1
CS42L51
4.9
Recommended Power-Down Sequence
To minimize audible pops when turning off or placing the CODEC in standby,
1.
Mute the DAC’s and ADC’s.
2.
Set the PDN bit in the power control register to ‘1’b. The CODEC will not power down until it reaches a
fully muted sate. Do not remove MCLK until after the part has fully muted. Note that it may be necessary
to disable the soft ramp and/or zero cross volume transitions to achieve faster muting/power down.
3.
Bring RESET low.
ADC Initialization
DAC Initialization
Software Mode
Registers setup to
desired settings.
RESET = Low?
No Power
1. No audio signal
generated.
Off Mode (Power Applied)
1. No audio signal generated.
2. Control Port Registers reset
to default.
Control Port
Active
Control Port Valid
Write Seq. within
10 ms?
Hardware Mode
Minimal feature
set support.
PDN bit = '1'b?
Sub-Clocks Applied
1. LRCK valid.
2. SCLK valid.
3. Audio samples
processed.
Valid
MCLK/LRCK
Ratio?
No
Yes
No
Yes
No
Yes
No
Normal Operation
Audio signal generated per control port or stand-
alone settings.
Analog Output Freeze
1. Aout bias = last audio sample.
2. DAC Modulators stop operation.
3. Audible pops.
ERROR: MCLK removed
PDN bit set to '1'b
(software mode only)
Standby Mode
1. No audio signal generated.
2. Control Port Registers retain
settings.
Reset Transition
1. Pops suppressed.
Power Off Transition
1. Audible pops.
ERROR: Power removed
Valid
MCLK Applied?
No
20 ms delay
Charge Caps
1. VQ Charged to
quiescent voltage.
2. Filtx+ Charged.
2048 internal
MCLK cycle delay
Digital/Analog
Output Muted
50 ms delay
Charge Pump
Powered Up
Headphone Amp
Powered Up
20
s delay
Headphone Amp
Powered Down
20
s delay (DAC
only)
Stand-By
Transition
1. Pops suppressed.
ERROR: MCLK/LRCK ratio change
RESET = Low
Figure 22. Initialization Flowchart
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMM11DRKI | CONN EDGECARD 22POS DIP .156 SLD |
| UPJ1J151MHD6TO | CAP ALUM 150UF 63V 20% RADIAL |
| ECA22DTKI | CONN EDGECARD 44POS DIP .125 SLD |
| M1TXK-3436J | IDC CABLE - MSD34K/MC34G/X |
| GEM28DREI | CONN EDGECARD 56POS .156 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CDB42L51/FAE | 制造商:Cirrus Logic 功能描述:EVAL BOARD FOR THE CS42L51 PORTABLE STEREO CODEC - Bulk |
| CDB42L52 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd LP CODEC w/classD Spkr Driver RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB42L52/FAE | 制造商:Cirrus Logic 功能描述:EVAL BD LOW-VOLTAGE STEREO CODEC - Bulk |
| CDB42L55 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd Ultra Low PWR Stereo Codec RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB42L56 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd 24Bit Ultra LP Ster CD w/clH HP RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。