- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382857 > ARM7TDMI (Electronic Theatre Controls, Inc.) general purpose 32-bit microprocessors PDF資料下載
參數(shù)資料
| 型號： | ARM7TDMI |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | general purpose 32-bit microprocessors |
| 中文描述： | 通用32位微處理器 |
| 文件頁數(shù)： | 20/268頁 |
| 文件大?。?/td> | 1289K |
| 代理商： | ARM7TDMI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁
Signal Description
ARM7TDMI Data Sheet
ARM DDI 0029E
2-6
O
EXTERN1
External input 1.
IC
This is an input to the ICEBreaker logic in the ARM7TDMI which
allows breakpoints and/or watchpoints to be dependent on an
external condition.
HIGHZ
04
This signal denotes that the HIGHZ instruction has been loaded
into the TAP controller. See
·
Chapter 8, Debug Interface
for
details.
ICAPCLKBS
Intest capture clock
04
This is a
TCK2
wide pulse generated when the TAP controller
state machine is in the CAPTURE-DR state, the current
instruction is INTEST and scan chain 3 is selected. This is used
to capture the macrocell outputs during INTEST. When an
external boundary scan chain is not connected, this output
should be left unconnected.
IR[3:0]
TAP controller Instruction
register
04
These 4 bits reflect the current instruction loaded into the TAP
controller instruction register. The instruction encoding is as
described in
·
8.8 Public Instructions
on page 8-9
. These bits
change on the falling edge of
TCK
when the state machine is in
the UPDATE-IR state.
ISYNC
Synchronous interrupts.
IC
When LOW indicates that the
nIRQ
and
nFIQ
inputs are to be
synchronised by the ARM core. When HIGH disables this
synchronisation for inputs that are already synchronous.
LOCK
Locked operation.
08
When
LOCK
is HIGH, the processor is performing a “l(fā)ocked”
memory access, and the memory controller must wait until
LOCK
goes LOW before allowing another device to access the memory.
LOCK
changes while
MCLK
is HIGH, and remains HIGH for the
duration of the locked memory accesses. It is active only during
the data swap (SWP) instruction. The timing of this signal may be
modified by the use of
ALE
and
APE
in a similar way to the
address, please refer to the
ALE
and
APE
descriptions. This
signal may also be driven to a high impedance state by driving
ABE
LOW.
MAS[1:0]
Memory Access Size.
08
These are output signals used by the processor to indicate to the
external memory system when a word transfer or a half-word or
byte length is required. The signals take the value 10 (binary) for
words, 01 for half-words and 00 for bytes. 11 is reserved. These
values are valid for both read and write cycles. The signals will
normally become valid during phase 2 of the cycle before the one
in which the transfer will take place. They will remain stable
throughout phase 1 of the transfer cycle. The timing of the
signals may be modified by the use of
ALE
and
APE
in a similar
way to the address, please refer to the
ALE
and
APE
descriptions. The signals may also be driven to high impedance
state by driving
ABE
LOW.
Name
Type
Description
Table 2-1: Signal Description (Continued)
相關PDF資料 |
PDF描述 |
|---|---|
| AS1431 | Precision Adjustable Shunt Reference |
| AS1431DR4LP13 | Precision Adjustable Shunt Reference |
| AS1431DR4LP7 | Precision Adjustable Shunt Reference |
| AS1431DR4LPA | Precision Adjustable Shunt Reference |
| AS1431DR4LPB | Precision Adjustable Shunt Reference |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ARM7TDMI_G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual |
| ARM7TDMI-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
| ARM920T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:System-on-Chip Platform OS Processor |
| ARM940T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TECHNICAL REFERENCE MANUAL |
| ARM946E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
發(fā)布緊急采購，3分鐘左右您將得到回復。