- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1901 > ADV7311KST (Analog Devices Inc)IC VID ENC 6-12BIT DAC'S 64LQFP PDF資料下載
參數(shù)資料
| 型號： | ADV7311KST |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 10/84頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC VID ENC 6-12BIT DAC'S 64LQFP |
| 產(chǎn)品變化通告： | ADV7xxx Obsolescence 16/Jan/2012 |
| 標準包裝： | 1 |
| 類型： | 視頻編碼器 |
| 應用： | DVD，SD/HD |
| 電壓 - 電源，模擬： | 2.5V |
| 電壓 - 電源，數(shù)字： | 2.5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-LQFP |
| 供應商設備封裝： | 64-LQFP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
REV. A
–18–
ADV7310/ADV7311
SR7–
SR0
Register
Bit Description
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Register Setting
Register Reset Values
(Shaded)
0
Sleep Mode off
FCh
1
Sleep Mode on
0
PLL on
1
PLL off
0
DAC F off
1
DAC F on
0
DAC E off
1
DAC E on
0
DAC D off
1
DAC D on
0
DAC D off
1
DAC C on
0
DAC B off
1
DAC B on
0
DAC A off
1
DAC A on
0Disabled
1
Enabled
0
Cb clocked on rising edge
1Y clocked on rising edge
Reserved
0
1Must be set if the phase
delay between the two input
clocks is <9.25 ns or
>27.75 ns.
Only if two input clocks are used
00
0SD input only
38h
00
1
PS input only
01
0
HDTV input only
01
1SD and PS [20-bit]
10
0SD and PS [10-bit]
10
1SD and HDTV [SD
oversampled]
11
0SD and HDTV [HDTV
oversampled]
11
1
PS only [at 54 MHz]
Y/S Bus Swap
0
10-bit data on S bus
1
10-bit data on Y bus
Only for PS dual edge clk mode
SD Mode 10-bit/20-bit Modes
DAC B: Power On/Off
DAC A: Power On/Off
BTA T-1004 or BT.1362
Compatibility
Clock Edge
Only for PS interleaved input at
27 MHz
Clock Align
Input Mode
Mode Select
Register
01h
Sleep Mode. With this
control enabled, the
current consumption is
reduced to
A level. All
DACs and the internal
PLL cct are disabled. I
2C
registers can be read from
and written to in Sleep
Mode.
PLL and Oversampling
Control. This control
allows the internal PLL cct
to be powered down and
the over-sampling to be
switched off.
Power Mode
Register
00h
DAC E: Power On/Off
DAC F: Power On/Off
DAC D: Power On/Off
DAC C: Power On/Off
相關PDF資料 |
PDF描述 |
|---|---|
| ADV7321KSTZ | IC VID ENC 6-12BIT DAC'S 64LQFP |
| ADV7343BSTZ | IC ENCODER VIDEO W/DAC 64-LQFP |
| ADV7391BCPZ | IC ENCODER VIDEO W/DAC 32LFCSP |
| ADV7511KSTZ | IC XMITTER HDMI 12BIT 100LQFP |
| ADV7511WBSWZ | IC XMITTER HDMI AUTO 64LQFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7311KST | 制造商:Analog Devices 功能描述:Video IC |
| ADV7312 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 11-Bit HDTV Video Encoder |
| ADV7312KST | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 11-Bit HDTV Video Encoder |
| ADV7314 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs |
| ADV7314KST | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs |
發(fā)布緊急采購，3分鐘左右您將得到回復。