- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄1900 > ADSP-BF518BSWZ-4F4 (Analog Devices Inc)IC DSP 16/32B 400MHZ LP 176LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-BF518BSWZ-4F4 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 43/68頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 16/32B 400MHZ LP 176LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Blackfin® |
| 類(lèi)型： | 定點(diǎn) |
| 接口： | 以太網(wǎng)，I²C，PPI，RSI，SPI，SPORT，UART/USART |
| 時(shí)鐘速率： | 400MHz |
| 非易失內(nèi)存： | 閃存（4Mb） |
| 芯片上RAM： | 116kB |
| 電壓 - 輸入/輸出： | 1.8V，2.5V，3.3V |
| 電壓 - 核心： | 1.30V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 176-LQFP 裸露焊盤(pán) |
| 供應(yīng)商設(shè)備封裝： | 176-LQFP-EP（24x24） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)當(dāng)前第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)
Rev. B
|
Page 48 of 68
|
January 2011
ADSP-BF512/BF512F, BF514/BF514F, BF516/BF516F, BF518/BF518F
Table 47. 10/100 Ethernet MAC Controller Timing: MII/RMII Asynchronous Signal
Parameter
Min
Max
Unit
Timing Requirements
tECOLH
COL Pulse Width High1
tETxCLK × 1.5
tERxCLK × 1.5
ns
tECOLL
COL Pulse Width Low1
tETxCLK × 1.5
tERxCLK × 1.5
ns
tECRSH
CRS Pulse Width High
2
tETxCLK × 1.5
ns
tECRSL
CRS Pulse Width Low2
tETxCLK × 1.5
ns
1 MII/RMII asynchronous signals are COL, CRS. These signals are applicable in both MII and RMII modes. The asynchronous COL input is synchronized separately to both
the ETxCLK and the ERxCLK, and must have a minimum pulse width high or low at least 1.5 times the period of the slower of the two clocks.
2 The asynchronous CRS input is synchronized to the ETxCLK, and must have a minimum pulse width high or low at least 1.5 times the period of ETxCLK.
Figure 35. 10/100 Ethernet MAC Controller Timing: Asynchronous Signal
Table 48. 10/100 Ethernet MAC Controller Timing: MII Station Management
Parameter
1
Min
Max
Unit
Timing Requirements
tMDIOS
MDIO Input Valid to MDC Rising Edge (Setup)
11.5
ns
tMDCIH
MDC Rising Edge to MDIO Input Invalid (Hold)
0
ns
Switching Characteristics
tMDCOV
MDC Falling Edge to MDIO Output Valid
25
ns
tMDCOH
MDC Falling Edge to MDIO Output Invalid (Hold)
–1.25
ns
1 MDC/MDIO is a 2-wire serial bidirectional port for controlling one or more external PHYs. MDC is an output clock whose minimum period is programmable as a multiple
of the system clock SCLK. MDIO is a bidirectional data line.
Figure 36. 10/100 Ethernet MAC Controller Timing: MII Station Management
MIICRS, COL
tECRSH
tECOLH
tECRSL
tECOLL
MDIO (INPUT)
MDIO (OUTPUT)
MDC (OUTPUT)
tMDIOS
tMDCOH
tMDCIH
tMDCOV
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF526KBCZ-4C2 | IC DSP CTRLR 400MHZ 289CSPBGA |
| ADSP-BF535PKB-350 | IC DSP CONTROLLER 16BIT 260 BGA |
| ADSP-BF538BBCZ-4A | IC DSP CTLR 16BIT 316CSPBGA |
| ADSP-BF547YBCZ-4A | IC DSP BLACKFIN 400MHZ 400CSPBGA |
| ADSP-BF592BCPZ | IC DSP CTRLR 64LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF518BSWZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
| ADSP-BF518BSWZ-4X | 制造商:Analog Devices 功能描述: |
| ADSP-BF518FKBCZENG | 制造商:Analog Devices 功能描述:LOW POWER BLACKFIN WITH ADVANCED EMBEDDED CONNECTIVITY - Trays |
| ADSP-BF518KBCZ-4 | 制造商:Analog Devices 功能描述: |
| ADSP-BF518KBCZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。