- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1900 > ADSP-BF518BSWZ-4F4 (Analog Devices Inc)IC DSP 16/32B 400MHZ LP 176LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-BF518BSWZ-4F4 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 27/68頁(yè) |
| 文件大小： | 0K |
| 描述： | IC DSP 16/32B 400MHZ LP 176LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Blackfin® |
| 類型： | 定點(diǎn) |
| 接口： | 以太網(wǎng)，I²C，PPI，RSI，SPI，SPORT，UART/USART |
| 時(shí)鐘速率： | 400MHz |
| 非易失內(nèi)存： | 閃存（4Mb） |
| 芯片上RAM： | 116kB |
| 電壓 - 輸入/輸出： | 1.8V，2.5V，3.3V |
| 電壓 - 核心： | 1.30V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 176-LQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 176-LQFP-EP（24x24） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)當(dāng)前第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)
ADSP-BF512/BF512F, BF514/BF514F, BF516/BF516F, BF518/BF518F
Rev. B
|
Page 33 of 68
|
January 2011
Parallel Peripheral Interface Timing
Figure 24 on Page 40 describe parallel peripheral interface
operations.
Table 30. Parallel Peripheral Interface Timing
VDDEXT
1.8 V Nominal
VDDEXT
2.5 V/3.3 V Nominal
Parameter
Min
Max
Min
Max
Unit
Timing Requirements
tPCLKW
PPI_CLK Width
tSCLK – 1.5
ns
tPCLK
PPI_CLK Period
2 × tSCLK – 1.5
ns
Timing Requirements - GP Input and Frame Capture Modes
tPSUD
External Frame Sync Startup Delay1
4 × tPCLK
ns
tSFSPE
External Frame Sync Setup Before PPI_CLK
(Nonsampling Edge for Rx, Sampling Edge for Tx)
6.7
ns
tHFSPE
External Frame Sync Hold After PPI_CLK
1.75
ns
tSDRPE
Receive Data Setup Before PPI_CLK
4.1
3.5
ns
tHDRPE
Receive Data Hold After PPI_CLK
2
1.6
ns
Switching Characteristics - GP Output and Frame Capture Modes
tDFSPE
Internal Frame Sync Delay After PPI_CLK
8
ns
tHOFSPE
Internal Frame Sync Hold After PPI_CLK
1.7
ns
tDDTPE
Transmit Data Delay After PPI_CLK
8.2
8
ns
tHDTPE
Transmit Data Hold After PPI_CLK
2.3
1.9
ns
1 The PPI port is fully enabled 4 PPI clock cycles after the PAB write to the PPI port enable bit. Only after the PPI port is fully enabled are external frame syncs and data words
guaranteed to be received correctly by the PPI peripheral.
Figure 14. PPI with External Frame Sync Timing
Figure 15. PPI GP Rx Mode with External Frame Sync Timing
PPI_CLK
PPI_FS1/2
tPSUD
tPCLK
tSFSPE
DATA SAMPLED /
FRAME SYNC SAMPLED
DATA SAMPLED /
FRAME SYNC SAMPLED
PPI_DATA
PPI_CLK
PPI_FS1/2
tHFSPE
tHDRPE
tSDRPE
tPCLKW
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF526KBCZ-4C2 | IC DSP CTRLR 400MHZ 289CSPBGA |
| ADSP-BF535PKB-350 | IC DSP CONTROLLER 16BIT 260 BGA |
| ADSP-BF538BBCZ-4A | IC DSP CTLR 16BIT 316CSPBGA |
| ADSP-BF547YBCZ-4A | IC DSP BLACKFIN 400MHZ 400CSPBGA |
| ADSP-BF592BCPZ | IC DSP CTRLR 64LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF518BSWZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
| ADSP-BF518BSWZ-4X | 制造商:Analog Devices 功能描述: |
| ADSP-BF518FKBCZENG | 制造商:Analog Devices 功能描述:LOW POWER BLACKFIN WITH ADVANCED EMBEDDED CONNECTIVITY - Trays |
| ADSP-BF518KBCZ-4 | 制造商:Analog Devices 功能描述: |
| ADSP-BF518KBCZ-4FX | 制造商:Analog Devices 功能描述:BLACKFIN EMBEDDED PROCESSOR - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。