- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11674 > AD9979BCPZ (Analog Devices Inc)IC PROCESSOR CCD 14BIT 48-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9979BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 41/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PROCESSOR CCD 14BIT 48-LFCSP |
| 標準包裝： | 1 |
| 類型： | CCD 信號處理器，14 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 電流 - 電源： | 48mA |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
AD9979
Rev. C | Page 46 of 56
Table 29. Timing Core Registers
Address
Data Bit
Content
Default
Value
Update
Type
Name
Description
30
[5:0]
0
SCK
H1POSLOC
H1 rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H1NEGLOC
H1 falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
H1POL
H1 polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
31
[5:0]
0
SCK
H2POSLOC
H2 rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H2NEGLOC
H2 falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
H2POL
H2 polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
32
[5:0]
0
SCK
HLPOSLOC
HL rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
HLNEGLOC
HL falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
HLPOL
HL polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
33
[5:0]
0
SCK
RGPOSLOC
RG rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
10
RGNEGLOC
RG falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
RGPOL
RG polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
34
[0]
0
SCK
H1BLKRETIME
Retime H1 HBLK to internal clock.1
0 = no retime.
1 = enable retime.
[1]
0
H2BLKRETIME
Retime H2 HBLK to internal clock.1, 2
[2]
0
HLBLKRETIME
Retime HL HBLK to internal clock.1, 2
[3]
0
HL_HBLK_EN
Enables HBLK for HL output.
0 = disable.
1 = enable.
[7:4]
0
HCLK_WIDTH
Enables wide horizontal clocks during HBLK interval.
0 = disable (see Table 12).
[27:8]
Unused
Set unused bits to 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD694BRZ | IC TRANSMITTER 4-20MA 16-SOIC |
| LTK001ACN8#PBF | IC THERMOCOUPL COMP& KIT 8DIP |
| AD693AQ | IC TRANSMITTER 4-20MA 20-CDIP |
| VE-J3K-IY-F3 | CONVERTER MOD DC/DC 40V 50W |
| AD9845BJSTZ | IC CCD SIGNAL PROC 12BIT 48-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9979BCPZRL | 功能描述:IC PROCESSOR CCD 14BIT 48-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9980 | 制造商:AD 制造商全稱:Analog Devices 功能描述:High Performance 8-Bit Display Interface |
| AD9980/PCBZ | 功能描述:KIT EVALUATION AD9980 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:Advantiv® 標準包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| AD9980KSTZ-80 | 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產(chǎn)品:NXP - I2C Interface 標準包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
| AD9980KSTZ-95 | 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產(chǎn)品:NXP - I2C Interface 標準包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。