CL = 20 pF, AVDD = DVDD = 1.8 V, f
參數(shù)資料
型號(hào)： AD9979BCPZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 34/56頁(yè)
文件大小： 0K
描述： IC PROCESSOR CCD 14BIT 48-LFCSP
標(biāo)準(zhǔn)包裝： 1
類型： CCD 信號(hào)處理器，14 位
輸入類型： 邏輯
輸出類型： 邏輯
接口： 3 線串口
電流 - 電源： 48mA
安裝類型： 表面貼裝
封裝/外殼： 48-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 48-LFCSP-VQ（7x7）
包裝： 托盤
AD9979
Rev. C | Page 4 of 56
TIMING SPECIFICATIONS
CL = 20 pF, AVDD = DVDD = 1.8 V, fCLI = 65 MHz, unless otherwise noted.
Table 2.
Parameter
Symbol
Min
Typ
Max
Unit
Comments
MASTER CLOCK (CLI)
CLI Clock Period
tCONV
15.38
ns
CLI High/Low Pulse Width
tADC
6.9
7.7
8.9
ns
Delay from CLI Rising Edge to Internal
Pixel Position 0
tCLIDLY
5
ns
AFE
SHP Rising Edge to SHD Rising Edge
tS1
6.9
7.7
8.5
ns
AFE Pipeline Delay
16
Cycles
CLPOB Pulse Width (Programmable)1
tCOB
2
20
Pixels
HD Pulse Width
tCONV
ns
VD Pulse Width
1 HD period
ns
SERIAL INTERFACE
Maximum SCK Frequency
fSCLK
40
MHz
SL to SCK Setup Time
tLS
10
ns
SCK to SL Hold Time
tLH
10
ns
SDATA Valid to SCK Rising Edge Setup
tDS
10
ns
SCK Rising Edge to SDATA Hold
tDH
10
ns
H-COUNTER RESET SPECIFICATIONS
HD Pulse Width
tCONV
ns
VD Pulse Width
1 HD period
ns
VD Falling Edge to HD Falling Edge
tVDHD
0
VD period tCONV
ns
HD Falling Edge to CLI Rising Edge
tHDCLI
3
tCONV 2
ns
CLI Rising Edge to SHPLOC (Internal
Sample Edge)
tCLISHP
3
tCONV 2
ns
TIMING CORE SETTING RESTRICTIONS
Inhibited Region for SHP Edge Location2
tSHPINH
50
64/0
Edge location
Inhibited Region for SHP or SHD with
Respect to H-Clocks(See Figure 19)3, 4, 5, 6
RETIME = 0, MASK = 0
tSHDINH
H × NEGLOC 15
H × NEGLOC 0
Edge location
RETIME = 0, MASK = 1
tSHDINH
H × POSLOC 15
H × POSLOC 0
Edge location
RETIME = 1, MASK = 0
tSHPINH
H × NEGLOC 15
H × NEGLOC 0
Edge location
RETIME = 1, MASK = 1
tSHPINH
H × POSLOC 15
H × POSLOC 0
Edge location
Inhibited Region for DOUTPHASE Edge
Location (See Figure 19)
tDOUTINH
SHDLOC + 0
SHDLOC + 15
Edge location
1 Minimum CLPOB pulse width is for functional operation only. Wider typical pulses are recommended to achieve good clamp performance.
2 Only applies to slave mode operation. The inhibited area for SHP is needed to meet the timing requirements for tCLISHP for proper H-counter reset operation.
3 When 0x34[2:0] HxBLKRETIME bits are enabled, the inhibit region for SHD location changes to inhibit region for SHP location.
4 When sequence register 0x09[23:21] HBLK masking registers are set to 0, the H-edge reference becomes H × NEGLOC.
5 The H-clock signals that have SHP/SHD inhibit regions depends on the HCLK mode: Mode 1 = H1, Mode 2 = H1, H2, and Mode 3 = H1, H3.
6 These specifications apply when H1POL, H2POL, RGPOL, and HLPOL are all set to 1 (default setting).
相關(guān)PDF資料
PDF描述
AD694BRZ IC TRANSMITTER 4-20MA 16-SOIC
LTK001ACN8#PBF IC THERMOCOUPL COMP& KIT 8DIP
AD693AQ IC TRANSMITTER 4-20MA 20-CDIP
VE-J3K-IY-F3 CONVERTER MOD DC/DC 40V 50W
AD9845BJSTZ IC CCD SIGNAL PROC 12BIT 48-LQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9979BCPZRL 功能描述:IC PROCESSOR CCD 14BIT 48-LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測(cè)器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件
AD9980 制造商:AD 制造商全稱:Analog Devices 功能描述:High Performance 8-Bit Display Interface
AD9980/PCBZ 功能描述:KIT EVALUATION AD9980 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:Advantiv® 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板
AD9980KSTZ-80 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產(chǎn)品:NXP - I2C Interface 標(biāo)準(zhǔn)包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1
AD9980KSTZ-95 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 特色產(chǎn)品:NXP - I2C Interface 標(biāo)準(zhǔn)包裝:1 系列:- 應(yīng)用:2 通道 I²C 多路復(fù)用器 接口:I²C，SM 總線 電源電壓:2.3 V ~ 5.5 V 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:剪切帶 (CT) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:825 (CN2011-ZH PDF) 其它名稱:568-1854-1
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*