參數(shù)資料
型號： AD9523-1/PCBZ
廠商： Analog Devices Inc
文件頁數(shù)： 47/60頁
文件大?。?/td> 0K
描述： BOARD EVAL FOR AD9523-1
設計資源： AD9523(-1) Eval Board Schematic
AD9523(-1) BOM
AD9523(-1) Gerber Files
標準包裝： 1
主要目的： 計時，時鐘發(fā)生器
嵌入式： 否
已用 IC / 零件： AD9523
主要屬性： 板載 PLL 環(huán)路濾波器
次要屬性： LED 狀態(tài)指示器
已供物品： 板
AD9523-1
Rev. B | Page 51 of 60
Table 50. PLL2 R2 Divider
Address
Bits
Bit Name
Description
0x0F7
[7:5]
Reserved
Reserved.
[4:0]
PLL2 R2 divider
Divide-by-1 to divide-by-31.
00000, 00001: divide-by-1.
Clock Distribution (Register 0x190 to Register 0x1B9)
Table 51. Channel 0 to Channel 13 Control (This Same Map Applies to All 14 Channels)
Address
Bits
Bit Name
Description
7
Invert divider output
Inverts the polarity of the divider’s output clock.
6
Ignore sync
0: obeys chip-level SYNC signal (default).
1: ignores chip-level SYNC signal.
5
Power down channel
1: powers down the entire channel.
0: normal operation.
4
Lower power mode
(differential modes only)
Reduces power used in the differential output modes (LVDS/LVPECL/HSTL). This
reduction may result in power savings but at the expense of performance. Note that
this bit does not affect output swing and current, just the internal driver power.
1: low strength/lower power.
0: normal operation.
Driver mode.
Bit 3
Bit 2
Bit 1
Bit 0
Driver Mode
0
Tristate output
0
1
LVPECL (8 mA)
0
1
0
LVDS (3.5 mA)
0
1
LVDS (7 mA)
0
1
0
HSTL-0 (16 mA)
0
1
0
1
HSTL-1 (8 mA)
0
1
0
CMOS (both outputs in phase)
+ Pin: true phase relative to divider output
Pin: true phase relative to divider output
0
1
CMOS (opposite phases on outputs)
+ Pin: true phase relative to divider output
Pin: complement phase relative to divider output
1
0
CMOS
+ Pin: true phase relative to divider output
Pin: high-Z
1
0
1
CMOS
+ Pin: high-Z
Pin: true phase relative to divider output
1
0
1
0
CMOS
+ Pin: high-Z
Pin: high-Z
1
0
1
CMOS (both outputs in phase)
+ Pin: complement phase relative to divider output
Pin: complement phase relative to divider output
1
0
CMOS (both outputs out of phase)
+ Pin: complement phase relative to divider output
Pin: true phase relative to divider output
1
0
1
CMOS
+ Pin: complement phase relative to divider output
Pin: high-Z
1
0
CMOS
+ Pin: high-Z
Pin: complement phase relative to divider output
0x190
[3:0]
Driver mode
1
Tristate output
相關PDF資料
PDF描述
V150C5C100BF CONVERTER MOD DC/DC 5V 100W
V150C5C100BL3 CONVERTER MOD DC/DC 5V 100W
V150C5C100B3 CONVERTER MOD DC/DC 5V 100W
V150C5C100B2 CONVERTER MOD DC/DC 5V 100W
AD9512/PCBZ BOARD EVAL FOR AD9512
相關代理商/技術參數(shù)
參數(shù)描述
AD9523BCPZ 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件
AD9523BCPZ-REEL7 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件
AD9524 制造商:AD 制造商全稱:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs
AD9524/PCBZ 功能描述:BOARD EVAL FOR AD9524 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9524BCPZ 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*