- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9157 > AD9510BCPZ (Analog Devices Inc)IC CLOCK DIST 8OUT PLL 64LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9510BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 23/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK DIST 8OUT PLL 64LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 扇出緩沖器（分配），除法器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:8 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.2GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 托盤 |
| 配用： | AD9510-VCO/PCBZ-ND - BOARD EVALUATION FOR AD9510 AD9510/PCBZ-ND - BOARD EVALUATION FOR AD9510 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
Data Sheet
AD9510
Rev. B | Page 3 of 56
5/05—Rev. 0 to Rev. A
Changes to Features ..........................................................................1
Changes to Table 1 and Table 2 .......................................................5
Changes to Table 4 ............................................................................8
Changes to Table 5 ............................................................................9
Changes to Table 6 ..........................................................................14
Changes to Table 8 and Table 9 .....................................................15
Changes to Table 11 ........................................................................16
Changes to Table 13 ........................................................................20
Changes to Figure 7 and Figure 10 ...............................................22
Changes to Figure 19 to Figure 23 ................................................24
Changes to Figure 30 and Figure 31 .............................................26
Changes to Figure 32 ......................................................................27
Changes to Figure 33 ......................................................................28
Changes to VCO/VCXO Clock Input—CLK2 Section..............29
Changes to A and B Counters Section .........................................30
Changes to PLL Digital Lock Detect Section ..............................31
Changes to PLL Analog Lock Detect Section..............................32
Changes to Loss of Reference Section ..........................................32
Changes to FUNCTION Pin Section ...........................................33
Changes to RESETB: 58h<6:5> = 00b (Default) Section ...........33
Changes to SYNCB: 58h<6:5> = 01b Section..............................33
Changes to CLK1 and CLK2 Clock Inputs Section....................33
Changes to Calculating the Delay Section...................................38
Changes to Soft Reset via the Serial Port Section.......................41
Changes to Multichip Synchronization Section..........................41
Changes to Serial Control Port Section .......................................42
Changes to Serial Control Port Pin Descriptions Section .........42
Changes to General Operation of Serial
Control Port Section.......................................................................42
Added Framing a Communication Cycle with CSB Section ....42
Added Communication Cycle—Instruction Plus
Data Section.....................................................................................42
Changes to Write Section...............................................................42
Changes to Read Section................................................................42
Changes to The Instruction Word (16 Bits) Section ..................43
Changes to Table 20 ........................................................................43
Changes to MSB/LSB First Transfers Section .............................43
Changes to Table 21 ........................................................................44
Added Figure 52; Renumbered Sequentially...............................45
Changes to Table 23 ........................................................................46
Changes to Table 24 ........................................................................49
Changes to Using the AD9510 Outputs for ADC Clock
Applications .....................................................................................57
4/05—Revision 0: Initial Version
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-BWF-MW-B1 | CONVERTER MOD DC/DC 72V 100W |
| AD9520-5BCPZ | IC CLOCK GEN EXT VCO 64-LFCSP |
| M83723/83G1203N | CONN RCPT 3POS WALL MT W/PINS |
| X9116WM8 | IC DIGITAL POT 10K 16TP 8MSOP |
| MS27467E25F35SD | CONN PLUG 128POS STRAIGHT W/SCKT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9510BCPZ-REEL7 | 功能描述:IC CLOCK DIST 8OUT PLL 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9510-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE, DIVIDER - Bulk 制造商:Analog Devices 功能描述:IC ((NS)) |
| AD9510-VCO/PCBZ | 功能描述:BOARD EVALUATION FOR AD9510 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9511 | 制造商:AD 制造商全稱:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Five Outputs |
| AD9511/PCB | 制造商:Analog Devices 功能描述:1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,DIVIDERS, DELAY ADJUST, FIVE OUTPUTS 制造商:Analog Devices 功能描述:EVAL BD FOR AD9511 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,D - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。