- 您現在的位置：買賣IC網 > PDF目錄360656 > 9S12H256BDGV1 9S12H256B Device Guide PDF資料下載
參數資料
| 型號： | 9S12H256BDGV1 |
| 英文描述： | 9S12H256B Device Guide |
| 中文描述： | 9S12H256B設備指南 |
| 文件頁數： | 80/130頁 |
| 文件大?。?/td> | 2171K |
| 代理商： | 9S12H256BDGV1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁
MC9S12H256 Device User Guide — V01.18
80
5.3 Effects of Reset
When a reset occurs, MCU registers and control bits are changed to known start-up states. Refer to the
respective module Block User Guides for register reset states.
5.3.1 I/O pins
Refer to the HCS12 Core User Guides for mode dependent pin configuration of port A, B, E and K out of
reset.
Refer to the PIM Block User Guide for reset configurations of all peripheral module ports.
NOTE:
For devices assembled in 112-pin LQFP packages all non-bonded out pins should
be configured as outputs after reset in order to avoid current drawn from floating
inputs. Refer to
Table 2-1
for affected pins.
$FFC8, $FFC9
$FFC6, $FFC7
$FFC4, $FFC5
$FFC2, $FFC3
$FFC0, $FFC1
$FFBE, $FFBF
$FFBC, $FFBD
$FFBA, $FFBB
$FFB8, $FFB9
$FFB6, $FFB7
Reserved
I-Bit
I-Bit
CRG PLL lock
CRG Self Clock Mode
Reserved
IIC Bus
CRGINT (LOCKIE)
CRGINT (SCMIE)
$C6
$C4
I-Bit
IBCR (IBIE)
$C0
Reserved
Reserved
I-Bit
I-Bit
I-Bit
EEPROM
FLASH
CAN0 wake-up
EECTL (CCIE, CBEIE)
FCTL (CCIE, CBEIE)
CAN0RIER (WUPIE)
CAN0RIER (CSCIE,
OVRIE)
CAN0RIER (RXFIE)
CAN0TIER (TXEIE[2:0])
CAN0RIER (WUPIE)
CAN1RIER (CSCIE,
OVRIE)
CAN1RIER (RXFIE)
CAN1TIER (TXEIE[2:0])
$BA
$B8
$B6
$FFB4, $FFB5
CAN0 errors
I-Bit
$B4
$FFB2, $FFB3
$FFB0, $FFB1
$FFAE, $FFAF
CAN0 receive
CAN0 transmit
CAN1 wake-up
I-Bit
I-Bit
I-Bit
$B2
$B0
$AE
$FFAC, $FFAD
CAN1 errors
I-Bit
$AC
$FFAA, $FFAB
$FFA8, $FFA9
$FF98 to
$FFA7
$FF96, $FF97
$FF9E to
$FF95
$FF8C, $FF8D
$FF80 to
$FF8B
CAN1 receive
CAN1 transmit
I-Bit
I-Bit
$AA
$A8
Reserved
Motor Control Timer Overflow
I-Bit
MCCTL1 (MCOCIE)
$96
Reserved
PWM Emergency Shutdown
I-Bit
PWMSDN(PWMIE)
$8C
Reserved
Table 5-1 Reset and Interrupt Vector Table
Vector Address
Interrupt Source
CCR
Mask
Local Enable
HPRIO Value
to Elevate
F
For More Information On This Product,
Go to: www.freescale.com
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| 9S12KT256DGV1 | MC9S12KT256 Device User Guide |
| 9S12T64AF16V1 | 9S12T64 Device Guide |
| 9S12XDP512DGV1 | Device User Guide for Mask Set 0L40V ( First Silicon) |
| 9S12XDP512DGV2 | Device User Guide for Mask Set L15Y - (Second Silicon - Enhanced Feature Set) |
| 9V3 | ELEMENT 10 MICRON E MEDIA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 9S12HN64 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Microcontroller |
| 9S12HZ128 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Microcontroller |
| 9S12HZ256 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Microcontroller |
| 9S12HZ64 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Microcontroller |
| 9S12KT256DGV1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MC9S12KT256 Device User Guide |
發(fā)布緊急采購，3分鐘左右您將得到回復。