- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 116/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁當(dāng)前第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 10-5.
Index 45H----Miscellaneous Status, Read Only
Bit
Name
Description
7
NMI Inhibit
This bit indicates the current state of the NMI inhibit bit of I/O Port 70H,
bit 7. Bit 7 of I/O port 70H is write only.
0 = NMI enabled.
1 = NMI disabled (port 70 is default).
6
GATEA20 From
8042
This bit indicates the current state of the GATEA20 input from the 8042
keyboard controller.
5
Busy to CPU
This bit indicates the current state of the latched busy signal to the 80386sx.
0 = BUSY signal low.
1 = BUSY signal high.
4
Internal RTC
Enabled
This bit indicates the state of the -EXRTC (-DACK5) pin during reset.
0 = External RTC used (XD bus).
1 = Internal RTC used.
3
-NA/-STCYC
Select
Normally the -NA pin is used as an -NA and/or -ADRL signal. For external
cache support, it can be changed to operate as a CPU cycle start (-STCYC)
and/or address latch (-ADRL) signal.
0 = -STCYC/-ADRL function
1 = -NA/-ADRL function
The state of this bit is determined by the state of -DACK3 during reset.
-DACK3 should be pulled up if -NA goes to the CPU.
2-0
Sense Lines 2-0
These lines (2-0) sense the power-up state of DACK lines (2-0), respectively
(noninverted). These lines can be used for power-up setup parameters.
-DACK2 (inverted) also determines the power-up state of ICR 44H bit 6.
0 = Corresponding DACK line pulled low.
1 = Corresponding DACK line pulled high.
A 4.7K ohm resistor is recommended for the pull-up or pull-down.
Index 46H controls sleep mode and PROCCLK frequency for power conservation.
Table 10-6.
Index 46H----Power Management
Bit
Name
Description
7
Sleep Enable
This bit enables sleep mode. If this bit is set, sleep mode will be entered
upon execution of a HALT instruction. An interrupt (INTR or NMI) will
terminate sleep mode until a subsequent HALT; a DMA or refresh will
terminate sleep mode temporarily, then return to sleep mode upon
completion of the DMA or refresh.
0 = Sleep mode disabled (default).
1 = Sleep mode enabled.
I
Configuration Registers
82C386 CHIPSet Data Sheet
10-4
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836A-16 | Single-Chip 386sx AT |
| 82C836A-20 | Single-Chip 386sx AT |
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836A-16 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C836A-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。