- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1977 > XRT86L30IV-F (Exar Corporation)IC LIU/FRAMER TI/E1/J1 SGL 128LQ PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT86L30IV-F |
| 廠商： | Exar Corporation |
| 文件頁(yè)數(shù)： | 13/284頁(yè) |
| 文件大小： | 0K |
| 描述： | IC LIU/FRAMER TI/E1/J1 SGL 128LQ |
| 標(biāo)準(zhǔn)包裝： | 72 |
| 控制器類型： | T1/E1/J1 調(diào)幀器，LIU |
| 電源電壓： | 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 128-LQFP（14x20） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)當(dāng)前第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)
XRT86L30
VIII
REV. 1.0.1
SINGLE T1/E1/J1 FRAMER/LIU COMBO
LIST OF TABLES
Table 1:: List by Pin Number ............................................................................................................................................. 4
Table 2:: Selecting the Microprocessor Interface Mode .................................................................................................. 21
Table 3:: XRT86L30 Microprocessor Interface Signals that exhibit constant roles in both Intel and Motorola Modes .... 22
Table 4:: Intel mode: Microprocessor Interface Signals ................................................................................................... 22
Table 5:: Motorola Mode: Microprocessor Interface Signals ........................................................................................... 23
Table 6:: Intel Microprocessor Interface Timing Specifications ....................................................................................... 25
Table 7:: Intel Microprocessor Interface Timing Specifications ....................................................................................... 27
Table 8:: Motorola 68K Microprocessor Interface Timing Specifications ......................................................................... 28
Table 9:: XRT86L30 Framer/LIU Register Map ............................................................................................................... 30
Table 10:: Register Summary .......................................................................................................................................... 31
Table 11:: Clock Select Register E1 Mode ...................................................................................................................... 37
Table 12:: Line Interface Control Register T1 Mode ........................................................................................................ 38
Table 13:: General Purpose Input/Output 0 Control Register .......................................................................................... 38
Table 14:: Framing Select Register-E1 Mode .................................................................................................................. 39
Table 15:: Framing Select Register-T1 Mode .................................................................................................................. 40
Table 16:: Alarm Generation Register - E1 Mode ............................................................................................................ 41
Table 17:: Alarm Generation Register -T1 Mode ............................................................................................................. 42
Table 18:: Synchronization MUX Register - E1 Mode ..................................................................................................... 44
Table 19:: Synchronization MUX Register - T1 Mode ..................................................................................................... 45
Table 20:: Transmit Signaling and Data Link Select Register - E1 Mode ........................................................................ 46
Table 21:: Transmit Signaling and Data Link Select Register - T1 Mode ........................................................................ 47
Table 22:: Framing Control Register E1 Mode ................................................................................................................ 48
Table 23:: Framing Control Register T1 Mode ................................................................................................................ 49
Table 24:: Receive Signaling & Data Link Select Register - E1 Mode ............................................................................ 50
Table 25:: Receive Signaling & Data Link Select Register (RS&DLSR) T1 Mode .......................................................... 51
Table 26:: Signaling Change Register 0 - T1 Mode ......................................................................................................... 52
Table 27:: Signaling Change Register 1 .......................................................................................................................... 52
Table 28:: Signaling Change Register 2 .......................................................................................................................... 53
Table 29:: Signaling Change Register 3 .......................................................................................................................... 53
Table 30:: Receive National Bits Register ....................................................................................................................... 53
Table 31:: Receive Extra Bits Register ............................................................................................................................ 54
Table 32:: Data Link Control Register .............................................................................................................................. 55
Table 33:: Transmit Data Link Byte Count Register ........................................................................................................ 56
Table 34:: Receive Data Link Byte Count Register ......................................................................................................... 57
Table 35:: Slip Buffer Control Register ............................................................................................................................ 57
Table 36:: FIFO Latency Register .................................................................................................................................... 58
Table 37:: DMA 0 (Write) Configuration Register ............................................................................................................ 58
Table 38:: DMA 1 (Read) Configuration Register ............................................................................................................ 59
Table 39:: Interrupt Control Register ............................................................................................................................... 60
Table 40:: LAPD Select Register ..................................................................................................................................... 60
Table 41:: Customer Installation Alarm Generation Register .......................................................................................... 61
Table 42:: Performance Report Control Register ............................................................................................................ 61
Table 43:: Gapped Clock Control Register ...................................................................................................................... 62
Table 44:: Gapped Clock Control Register ...................................................................................................................... 62
Table 45:: Transmit Interface Control Register - E1 Mode .............................................................................................. 63
Table 46:: Transmit Interface Control Register - T1 Mode .............................................................................................. 64
Table 47:: Receive Interface Control Register (RICR) - E1 Mode ................................................................................... 66
Table 48:: Receive Interface Control Register (RICR) - T1 Mode ................................................................................... 67
Table 49:: DS1 Test Register .......................................................................................................................................... 68
Table 50:: Loopback Code Control Register .................................................................................................................... 69
Table 51:: Transmit Loopback Coder Register ................................................................................................................ 70
Table 52:: Receive Loopback Activation Code Register .................................................................................................. 70
Table 53:: Receive Loopback Deactivation Code Register ............................................................................................. 70
Table 54:: Transmit Sa Select Register ........................................................................................................................... 71
Table 55:: Transmit Sa Auto Control Register 1 .............................................................................................................. 71
Table 56:: Conditions on Receive side When TSACR1 bits Are enabled ........................................................................ 72
Table 57:: Transmit Sa Auto Control Register 2 .............................................................................................................. 72
Table 58:: Conditions on Receive side When TSACR1 bits enabled .............................................................................. 73
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT86VL30IV-F | IC FRAMR/LIU T1/E1/J1 QD 128LQFP |
| XRT86VL32IB-F | IC LIU/FRAMER T1/E1/J1 2CH 225BG |
| XRT86VL34IB-F | IC LIU/FRAMER T1/E1/J1 4CH 225BG |
| XRT86VL38IB484-F | IC LIU/FRAMER T1/E1/J1 8CH 484BG |
| XRT86VX38IB329-F | IC TI/E1/J1 FRAMER/LIU 329FPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86L32IB | 制造商:Exar Corporation 功能描述: |
| XRT86SH221 | 制造商:EXAR 制造商全稱:EXAR 功能描述:SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU |
| XRT86SH221_08 | 制造商:EXAR 制造商全稱:EXAR 功能描述:SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU |
| XRT86SH221ES | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC VOYAGER LITE RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT86SH221IB | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC SDH-TO-PDH, VT/TU INTGR 21 CHNL 2FRAME RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。