- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1977 > XRT86L30IV-F (Exar Corporation)IC LIU/FRAMER TI/E1/J1 SGL 128LQ PDF資料下載
參數(shù)資料
| 型號： | XRT86L30IV-F |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 113/284頁 |
| 文件大小： | 0K |
| 描述： | IC LIU/FRAMER TI/E1/J1 SGL 128LQ |
| 標(biāo)準(zhǔn)包裝： | 72 |
| 控制器類型： | T1/E1/J1 調(diào)幀器，LIU |
| 電源電壓： | 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 128-LQFP（14x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁當(dāng)前第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
XRT86L30
9
SINGLE T1/E1/J1 FRAMER/LIU COMBO
REV. 1.0.1
TxMSYNC/
TxINCLK
58
I/O
Multiframe Sync Pulse/Transmit Input Clock
This pin is a multiplexed I/O pin. When the device is configured to be in standard
rate mode, this signal indicates the boundary of an outbound multi-frame. When
the device is configured to be in High-Speed mode, this pin functions as an input
clock signal for the high-speed Transmit back-plane interface.
DS1/E1 Standard Rate Mode (TxMSYNC as an Input)
This pin is configured to be an input if TxSERCLK is used as the timing reference
for the transmitter. TxMSYNC must pulse "High" for one period of TxSERCLK
when the transmit payload data Input Interface is processing the first bit of an out-
bound DS1/E1 multi frame.
NOTE: It is imperative that the TxMSYNC input signal be synchronized with the
TxSERCLK input signal.
DS1/E1 Standard Rate Mode (TxMSYNC as an output)
This pin is configured as an output if the recovered line clock or the MCLKIN input
pin is used as the timing reference for the transmitter. TxMSYNC will pulse "High"
for one period of TxSERCLK when the transmit payload data Input Interface is pro-
cessing the first bit of an outbound DS1/E1 frame.
DS1/E1 Non-Multiplexed High-Speed Backplane Interface
In the non-multiplexed high-speed interface mode, this pin is used as the timing
source for the high-speed data applied to TxSER. The non-multiplexed modes sup-
ported are MVIP 2.048MHz, 4.096MHz, and 8.192MHz.
NOTE: For DS1 mode, the DS-0 data is mapped into an E1 frame by ignoring every
fourth time slot (don’t care).
DS1/E1 Multiplexed High-Speed Backplane Interface
In the multiplexed high-speed interface mode, this pin is used as the timing source
for the high-speed data applied to TxSER. The multiplexed modes supported are
12.352MHz (DS1 only), 16.384MHz, 16.384MHz HMVIP, and 16.384MHz H.100.
For DS1 mode in 16.384MHz rate, the DS-0 data is mapped into an E1
frame by ignoring every fourth time slot (don’t care).
TxCHCLK
49
O
Transmit Channel Clock Output Signal
This pin indicates the boundary of each time slot of an outbound DS1/E1 frame.
DS1/E1 Mode
Each of these output pins is 192kHz/256kHz clock for DS1/E1 respectively which
pulses "High" whenever the Transmit Payload Data Input Interface block accepts
the LSB of each of the 24/32 time slots. The Terminal Equipment can use this clock
signal to sample the TxCHN0 through TxCHN4 time slot identifier pins.
DS1/E1 Fractional Interface Clock
In the fractional interface mode, TxCHCLK can be configured to function as one of
the following: The pin will output a gapped fractional clock that can be used by ter-
minal equipment input fractional payload data using the falling edge of the clock.
Otherwise the fractional payload data is clocked into the chip using the un-gapped
TxSERCLK pin.
TRANSMIT SERIAL DATA INPUT
SIGNAL NAME
PIN #
TYPE
DESCRIPTION
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT86VL30IV-F | IC FRAMR/LIU T1/E1/J1 QD 128LQFP |
| XRT86VL32IB-F | IC LIU/FRAMER T1/E1/J1 2CH 225BG |
| XRT86VL34IB-F | IC LIU/FRAMER T1/E1/J1 4CH 225BG |
| XRT86VL38IB484-F | IC LIU/FRAMER T1/E1/J1 8CH 484BG |
| XRT86VX38IB329-F | IC TI/E1/J1 FRAMER/LIU 329FPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86L32IB | 制造商:Exar Corporation 功能描述: |
| XRT86SH221 | 制造商:EXAR 制造商全稱:EXAR 功能描述:SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU |
| XRT86SH221_08 | 制造商:EXAR 制造商全稱:EXAR 功能描述:SDH-TO-PDH FRAMER/MAPPER WITH INTEGRATED 21-CHANNEL E1 SH LIU |
| XRT86SH221ES | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC VOYAGER LITE RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT86SH221IB | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC SDH-TO-PDH, VT/TU INTGR 21 CHNL 2FRAME RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。