- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1976 > XRT73R12IB-L (Exar Corporation)IC LIU E3/DS3/STS-1 12CH 420TBGA PDF資料下載
參數(shù)資料
| 型號： | XRT73R12IB-L |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 6/89頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LIU E3/DS3/STS-1 12CH 420TBGA |
| 標準包裝： | 40 |
| 類型： | 線路接口裝置（LIU） |
| 驅(qū)動器/接收器數(shù)： | 12/12 |
| 規(guī)程： | DS3，E3，STS-1 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 420-LBGA 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 420-TBGA（35x35） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
XRT73R12
11
TWELVE CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT
REV. 1.0.3
K25
M22
M23
M24
K26
L26
M26
N26
Addr0
Addr1
Addr2
Addr3
Addr4
Addr5
Addr6
Addr7
I
An eight bit direct address bus that specifies the source/destination register for
a Read or Write operation.
P22
R26
T26
U26
R25
R24
R23
R22
D0
D1
D2
D3
D4
D5
D6
D7
I/O
An eight bit bi-directional data bus that provides the data into the LIU for a Write
operation or the data out to the Host for a Read operation.
P26
INT
O
Interrupt Active Output (active low)
Normally, this output pin will be pulled "High". However, if the user enables
interrupts within the LIU, and if those conditions occur, the XRT73R12 will sig-
nal an interrupt from the Microprocessor by pulling this output pin "Low". The
Host Microprocessor must ascertain the source of the interrupt and service it.
Reading the source of the interupt will clear the flag and the INT pin will go back
high unless another interrupt has gone active.
NOTES:
1. This pin will remain "Low" until the Interrupt has been serviced.
2.
This pin must be pulled "High" with a 3k
± 1% resistor
N2
RESET
I
RESET Input
Pulsing this input "Low" causes the XRT73R12 to reset the contents of the on-
chip Command Registers to their default values. As a consequence, the
XRT73R12 will then also be operating in its default condition.
For normal operation this input pin should be at a logic "High".
NOTE:
This input pin is internally pulled high.
MICROPROCESSOR PARALLEL INTERFACE -
PIN #
SIGNAL NAME
TYPE
DESCRIPTION
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT75L00DIV-F | IC LIU E3/DS3/STS-1 SGL 52TQFP |
| XRT75L00IV-F | IC LIU E3/DS3/STS-1 SGL 52TQFP |
| XRT75L02DIV-F | IC LIU E3/DS3/STS-1 2CH 100TQFP |
| XRT75L03DIV-F | IC LIU E3/DS3/STS-1 3CH 128LQFP |
| XRT75L03IV-F | IC LIU E3/DS3/STS-1 3CH 128LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT74L73 | 制造商:EXAR 制造商全稱:EXAR 功能描述:3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER |
| XRT74L73IB | 制造商:EXAR 制造商全稱:EXAR 功能描述:3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER |
| XRT74L74 | 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER |
| XRT74L74IB | 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER |
| XRT75L00 | 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。